<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          中國將成全球最大嵌入式市場

          •   嵌入式,曾經(jīng)只是個(gè)陌生的IT名詞,而如今嵌入式系統(tǒng)和產(chǎn)品已蓬勃發(fā)展并廣泛應(yīng)用,進(jìn)入到我們?nèi)粘I?、生產(chǎn)的各個(gè)行業(yè)。嵌入式將是IT業(yè)下一個(gè)機(jī)會(huì)和新的增長點(diǎn)。有數(shù)據(jù)顯示,2010年全球嵌入式設(shè)備將超過160億臺(tái),2020年將超過400億臺(tái),到2014年,將會(huì)有1億臺(tái)設(shè)備嵌入3G和4G技術(shù),嵌入式專用設(shè)備和基于互聯(lián)網(wǎng)應(yīng)用的各種終端需求正飛速增長,用戶需求龐大,市場充滿發(fā)展?jié)摿?。隨著嵌入式設(shè)備市場的不斷發(fā)展,開發(fā)者和設(shè)備制造商都希望在更為靈活的開發(fā)平臺(tái)上,實(shí)現(xiàn)定制化需求,實(shí)現(xiàn)智能、聯(lián)網(wǎng)功能的專業(yè)設(shè)備。   
          • 關(guān)鍵字: 嵌入式操作系統(tǒng)  SoC  

          賽靈思基于業(yè)界首款統(tǒng)一可擴(kuò)展架構(gòu)的7系列FPGA全新登場

          • 功耗銳減 50%,容量高達(dá) 200 萬個(gè)邏輯單元 Virtex-7、Kintex-7 和 Artix-7 系列實(shí)現(xiàn)了突破性的低功耗、高系統(tǒng)性能與設(shè)計(jì)效率,可充分滿足新型應(yīng)用和市場需求 2010 年 6 月 22 日,中國北京訊 — 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出業(yè)界首款采用唯一統(tǒng)一架構(gòu)、將整體功耗降低一半且具有業(yè)界最高容量(多達(dá) 200 萬個(gè)邏輯單元)的 FPGA 系列產(chǎn)品,能滿足從低成本到超高端系列產(chǎn)品的擴(kuò)展需求。賽靈
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  Kintex-7  Artix-7   

          新興的可編程自動(dòng)控制器PAC特征與應(yīng)用

          • 前言當(dāng)今,在設(shè)計(jì)與建立控制系統(tǒng)時(shí),工程師們總是希望能使用比較少的設(shè)備來實(shí)現(xiàn)更多的功能。尤...
          • 關(guān)鍵字: PAC  FPGA  PLC  工業(yè)  

          基于FPGA的K9F4G08 Flash控制器設(shè)計(jì)

          • 摘要:設(shè)計(jì)了一種能使FPGA的主狀態(tài)機(jī)直接管理Flash的控制器,該控制器具有自己的指令集和中斷管理方式。...
          • 關(guān)鍵字: FPGA  Flash  K9F4G08  

          東芝發(fā)布40nm工藝SoC用低電壓SRAM技術(shù)

          •   東芝在“2010 Symposium on VLSI Technology”(2010年6月15~17日,美國夏威夷州檀香山)上,發(fā)布了采用09年開始量產(chǎn)的40nm工藝SoC的低電壓SRAM技術(shù)。該技術(shù)為主要用于便攜產(chǎn)品及消費(fèi)類產(chǎn)品的低功耗工藝技術(shù)。通過控制晶體管閾值電壓的經(jīng)時(shí)變化,可抑制SRAM的最小驅(qū)動(dòng)電壓上升。東芝此次證實(shí),單元面積僅為0.24μm2的32Mbit SRAM的驅(qū)動(dòng)電壓可在確保95%以上成品率的情況下降至0.9V。因此,低功耗SoC的驅(qū)動(dòng)電壓可從65n
          • 關(guān)鍵字: 東芝  40nm  SoC  SRAM  

          基于FPGA實(shí)現(xiàn)的高速串行交換模塊實(shí)現(xiàn)方法研究

          • 采用Xilinx公司的Virtex-5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問題。該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬。
          • 關(guān)鍵字: FPGA  高速串行  模塊  實(shí)現(xiàn)方法    

          ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn)

          • ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn),工作內(nèi)容:
            1、設(shè)計(jì)一個(gè)多路選擇器,利用ModelSimSE做功能仿真;
            2、利用Synplify Pro進(jìn)行綜合,生成xxx.vqm文件;
            3、利用Quartus II導(dǎo)入xxx.vqm進(jìn)行自動(dòng)布局布線,并生成xxx.vo(Verilog
            4、利用ModelSimSE做
          • 關(guān)鍵字: 仿真  實(shí)現(xiàn)  FPGA  Altera  Synplify  Quartus  ModelSim  

          搭建Xilinx FPGA開發(fā)環(huán)境的方法

          • 搭建Xilinx FPGA開發(fā)環(huán)境的方法,一、計(jì)算機(jī)硬件環(huán)境要求:
            1、操作系統(tǒng):
            Microsoft Windows XP Home Edition SP2
            2、基本配置:
            A、處理器:Intel CPU T2050 1.6GHz
            B、內(nèi)存:512MB
            C、硬盤:60GB(其中軟件安裝的空問需要3GB)補(bǔ)充
          • 關(guān)鍵字: 環(huán)境  方法  開發(fā)  FPGA  Xilinx  搭建  

          對FPGA進(jìn)行系統(tǒng)設(shè)計(jì)的Xilinx軟件使用方法

          • 對FPGA進(jìn)行系統(tǒng)設(shè)計(jì)的Xilinx軟件使用方法,Solution:在對FPGA設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候,需要進(jìn)行模塊劃分,模塊接口定義等工作。通常,我們只能在紙上進(jìn)行設(shè)計(jì)。雖然在紙上我們可以很隨意地書寫,而用紙畫的不方便就在于,如果對某一個(gè)模塊進(jìn)行較大改動(dòng)
          • 關(guān)鍵字: 軟件  使用方法  Xilinx  設(shè)計(jì)  進(jìn)行  系統(tǒng)  FPGA  

          十問Chris Rowen:聽微處理器大師講SoC設(shè)計(jì)的前世今生

          • 中國北京2010年6月11日訊–即便放眼整個(gè)IC行業(yè),像Chris Rowen博士這般愛談技術(shù),同時(shí)又可以講得如此深入淺出的,著實(shí)少見。他可以一邊舉起手中的iPhone做各種演示,也可以拿起隨手拾見的小紙條寫寫畫畫來加強(qiáng)語氣。他咬字無比清晰準(zhǔn)確(尤其在諸如Interestingly或者particularly這類副詞的時(shí)候會(huì)讀得緩慢甚而產(chǎn)生了某種韻律感),似乎是在運(yùn)用一種類似于詩人誦詩,抑或冒險(xiǎn)家在眾人面前娓娓道來諸多奇跡的情緒和語氣,來描述那些SoC設(shè)計(jì)的理念。很神奇。 而更加奇妙的是
          • 關(guān)鍵字: Tensilica  微處理器  SoC    

          基于FPGA過采樣技術(shù)及實(shí)現(xiàn)

          • 過采樣技術(shù)應(yīng)用于通用模塊時(shí),低通濾波器的參數(shù)隨著下抽取率不同而發(fā)生改變。本文設(shè)計(jì)了適合通用模塊應(yīng)用的可變參數(shù)低通濾波器,并利用FPGA進(jìn)行實(shí)現(xiàn)。模塊測試結(jié)果表明:可變參數(shù)濾波器設(shè)計(jì)合理,基于FPGA的過采樣模塊最高分辨率可達(dá)25bit/s。
          • 關(guān)鍵字: 可變參數(shù)濾波器  FPGA  過采樣  插值濾波器  201006  

          基于FPGA的高速串行交換模塊實(shí)現(xiàn)方法研究

          • 摘要:采用Xilinx公司的Virtex-5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模...
          • 關(guān)鍵字: FPGA  RapidIO  PCIe  高速串行交換  

          基于CPCI體系的高性能監(jiān)測測向處理平臺(tái)研究

          • 摘要:提出一種新的高速并行采樣技術(shù)架構(gòu)以及基于可編程芯片技術(shù)和支持靈活配置的并行處理嵌入式硬件...
          • 關(guān)鍵字: CPCI  DSP  FPGA  Cyclone  

          基于FPGA的電網(wǎng)實(shí)時(shí)數(shù)據(jù)采集與控制

          • 為了消除FFT頻譜泄漏和柵欄效應(yīng),提高諧波分析精度,文中給出了用高速A/D采集IPcore來實(shí)現(xiàn)電網(wǎng)數(shù)據(jù)實(shí)時(shí)采集的設(shè)計(jì)方法,同時(shí)采用數(shù)字鎖相倍頻同步方法進(jìn)行了誤差修正。其中全數(shù)字鎖相倍頻電路和A/D采集控制電路均采用VHDL語言和可編程邏輯器件設(shè)計(jì)實(shí)現(xiàn),并用quartusII軟件進(jìn)行了仿真。
          • 關(guān)鍵字: FPGA  電網(wǎng)實(shí)時(shí)  數(shù)據(jù)采集    
          共7930條 384/529 |‹ « 382 383 384 385 386 387 388 389 390 391 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();