<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          FPGA DCM時(shí)鐘管理單元簡介及原理

          • FPGA DCM時(shí)鐘管理單元簡介及原理,DCM概述
            DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對時(shí)鐘偏移量的調(diào)節(jié)是通過長的延時(shí)線形成的。DCM的參數(shù)里有一個(gè)PHASESHIFT(相移),可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256根延
          • 關(guān)鍵字: 簡介  原理  單元  管理  DCM  時(shí)鐘  FPGA  

          FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

          • FPGA和單片機(jī)的串行通信接口設(shè)計(jì),摘要:本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題,提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232協(xié)議,具有較強(qiáng)的通用性和推廣價(jià)值。1 前言
            現(xiàn)場可編程邏輯器件(F
          • 關(guān)鍵字: 接口  設(shè)計(jì)  通信  串行  單片機(jī)  FPGA  

          FPGA設(shè)計(jì)的SPI自動(dòng)發(fā)送模塊技術(shù)

          • FPGA設(shè)計(jì)的SPI自動(dòng)發(fā)送模塊技術(shù),一、摘要:
            SPI 接口應(yīng)用十分廣泛,在很多情況下,人們會(huì)用軟件模擬的方法來產(chǎn)生SPI 時(shí)序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展,人們往往需要自己設(shè)計(jì)簡單的SPI 發(fā)送模塊。本文介紹一種基于
          • 關(guān)鍵字: 模塊  技術(shù)  發(fā)送  自動(dòng)  設(shè)計(jì)  SPI  FPGA  

          CSR SiRFatlasV為消費(fèi)導(dǎo)航系統(tǒng)提高集成度和性能

          •   全球領(lǐng)先的藍(lán)牙連接及無線技術(shù)提供商CSR公司日前宣布,高度集成、性能優(yōu)越、成本低廉的下一代SoC設(shè)備SiRFatlasV®多功能GPS系統(tǒng)處理器,幫助制造商創(chuàng)造物美價(jià)廉的消費(fèi)導(dǎo)航和定位感知產(chǎn)品。SiRFatlasV的 ARM 11和DSP雙核架構(gòu)現(xiàn)已量產(chǎn),可在單芯片上提供高性能GPS、高M(jìn)IP應(yīng)用計(jì)算和穩(wěn)定的多功能應(yīng)用,降低了系統(tǒng)成本和尺寸,同時(shí)加快了上市時(shí)間。   “SiRFatlasV代表了我們主流導(dǎo)航平臺發(fā)展的新階段。與以前相比,芯片上集成了更強(qiáng)大的功能,可提供更快的定位和
          • 關(guān)鍵字: CSR  GPS  SoC  SiRFatlasV  

          一種基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 引言數(shù)字通信網(wǎng)中,為擴(kuò)大傳輸容量和提高傳輸效率,常運(yùn)用數(shù)字復(fù)接技術(shù),將若干低速碼流合并成高速碼流,...
          • 關(guān)鍵字: FPGA  數(shù)字復(fù)用系統(tǒng)  數(shù)字通信  

          基于FPGA及模擬電路的模擬信號波形的實(shí)現(xiàn)

          • 1引言波形發(fā)生器已經(jīng)廣泛的應(yīng)用在通信、控制、測量等各個(gè)領(lǐng)域,如鋸齒波、正弦波、方波等波形常用...
          • 關(guān)鍵字: FPGA  模擬電路  模擬波形  示波器  FLEX10  

          FPGA電路設(shè)計(jì): 如何應(yīng)對電源相關(guān)問題的挑戰(zhàn)

          • 引言在設(shè)計(jì)可編程門陣列(FPGA)電路時(shí),必須極端重視電源問題,從而使最終產(chǎn)品能在所有可能的條件下無...
          • 關(guān)鍵字: FPGA  電路設(shè)計(jì)  電源  

          基于Fution模數(shù)混合FPGA芯片的心電儀片上系統(tǒng)開發(fā)

          • 利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片,設(shè)計(jì)了一款低功耗片上的心電監(jiān)護(hù)儀采集顯示系統(tǒng)。結(jié)合Fusion系列的FPGA芯片的各種資源,實(shí)現(xiàn)了心電采集預(yù)處理模塊、數(shù)據(jù)的處理和顯示模塊的系統(tǒng)集成,完整地形成了片上系統(tǒng)。
          • 關(guān)鍵字: 心電  系統(tǒng)  開發(fā)  芯片  FPGA  Fution  模數(shù)  混合  基于  數(shù)字信號  

          一種基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)

          • 摘要:Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器...
          • 關(guān)鍵字: VHDL  FPGA  Petri  并行控制器  

          基于Fusion FPGA芯片的心電儀片上系統(tǒng)開發(fā)

          • 摘要:利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片,設(shè)計(jì)了一款低功耗片上的心電監(jiān)護(hù)...
          • 關(guān)鍵字: FPGA  Fusion  Actel  低功耗  

          瑞薩電子加入Symbian Foundation 進(jìn)一步致力移動(dòng)芯片創(chuàng)新

          •   瑞薩電子株式會(huì)社(以下簡稱瑞薩電子)和Symbian Foundation 有限公司共同宣布——瑞薩電子正式加入Symbian Foundation,并致力將公司最先進(jìn)的芯片技術(shù)與經(jīng)驗(yàn)植入Symbian 的生態(tài)系中。瑞薩電子將在今后全力支持Symbian平臺芯片集的推出,幫助全球范圍內(nèi)的OEM廠商生產(chǎn)符合Symbian要求的器件,從而完全滿足網(wǎng)絡(luò)運(yùn)營商的需求,進(jìn)而推動(dòng)Symbian系統(tǒng)在全球范圍內(nèi)的使用。   在此之前,瑞薩電子已有為采用了Symbian系統(tǒng)的NTT DOCO
          • 關(guān)鍵字: 瑞薩電子  Symbian  SoC  

          基于Spartan-6 FPGA的SP605開發(fā)板解決文案

          • 基于Spartan-6 FPGA的SP605開發(fā)板解決文案,Spartan-6 FPGA是目標(biāo)設(shè)計(jì)平臺,提供集成的軟件和硬件,有利于設(shè)計(jì)集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個(gè)系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
          • 關(guān)鍵字: 解決  文案  開發(fā)  SP605  Spartan-6  FPGA  基于  

          基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

          • 基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù),28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲(chǔ)器接口, Stratix V GX/GS/E 器
          • 關(guān)鍵字: 線路  設(shè)計(jì)  技術(shù)  100GbE  FPGA  28nn  Stratix  基于  

          一種面向多媒體SOC的微狀態(tài)低功耗設(shè)計(jì)方法

          • 本文針對移動(dòng)多媒體SOC設(shè)計(jì)中的功耗問題,提出了一種系統(tǒng)級低功耗設(shè)計(jì)方法。該方法的核心是利用各種IP所提供的配置空間,將多媒體SOC系統(tǒng)細(xì)分為不同的微狀態(tài)。同時(shí)結(jié)合傳統(tǒng)的DVS以及DPM思想,利用反饋控制和負(fù)載預(yù)測相結(jié)合的方式,實(shí)時(shí)調(diào)整系統(tǒng)運(yùn)行過程中的微狀態(tài),從而在保證多媒體服務(wù)質(zhì)量的基礎(chǔ)上,讓系統(tǒng)負(fù)載盡可能均勻分布于整個(gè)運(yùn)行期間,達(dá)到降低功耗的目的。
          • 關(guān)鍵字: 設(shè)計(jì)  方法  功耗  狀態(tài)  多媒體  SOC  面向  

          一種基于FPGA和單片機(jī)的頻率監(jiān)測系統(tǒng)設(shè)計(jì)

          • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來共同實(shí)現(xiàn)等精度頻率測量和IDDS技術(shù),發(fā)揮各自的優(yōu)點(diǎn),使設(shè)...
          • 關(guān)鍵字: FPGA  單片機(jī)  頻率監(jiān)測  
          共7930條 385/529 |‹ « 383 384 385 386 387 388 389 390 391 392 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();