<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          FPGA器件選型研究

          •          1 引 言        現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實驗風險小等優(yōu)點,在復雜數(shù)字系統(tǒng)中得到了越來越廣泛的應用。        隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展,數(shù)字電路的設(shè)計只需一片F(xiàn)PGA器件、一些存儲設(shè)備和一些
          • 關(guān)鍵字: FPGA  選型  模擬技術(shù)  電源技術(shù)  模擬IC  電源  

          CPLD開發(fā)板和FPGA開發(fā)板的區(qū)別

          • ?????市面上尤其是學校里面可以看到Xilinx公司或者Altera公司各種不同的開發(fā)板,其實只有兩個大類,CPLD開發(fā)板和FPGA開發(fā)板。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點:? ?????①?CPLD更適合完成各種組合邏輯,FP?GA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)
          • 關(guān)鍵字: CPLD  FPGA  開發(fā)板  嵌入式系統(tǒng)  單片機  嵌入式  

          實現(xiàn)電源排序的簡單電路

          •   asic、fpga和dsp可能需要多個電源電壓,而這些電源電壓的啟動順序有種種限制。通常電壓值最高的i/o電壓常常必須首先啟動,然后其他電壓按照從高到低的順序逐一啟動,最后啟動的是芯核電壓。這種情況可能還要求一個電源線的電壓不能比另一電源線的電壓大一個二極管壓降以上;否則過大的電流可從i/o電壓通過ic回流到較低的電壓,有可能損壞昂貴的ic。你控制這一順序的常用方法是,在排序的相鄰電壓線之間連接外部二極管,以便把一個較高的電壓嵌位到一個較低電壓的一個二極管壓降以內(nèi),從而防止ic中可能出現(xiàn)的閂鎖現(xiàn)象。二
          • 關(guān)鍵字: asic  fpga  dsp  電源  

          3D IP授權(quán)形勢大好,ARM MALI圖形技術(shù)躋身主流

          •   ARM公司宣布,已有18家ARM合作伙伴在使用其Mali™產(chǎn)品線中的產(chǎn)品。ARM® Mali55™和Mali200™圖形處理單元(GPU)是2007年在3GSM上發(fā)布的產(chǎn)品,迄今為止已有九家SoC廠商通過授權(quán)獲得,其中包括Micronas Inc.,和Zoran(Zoran將其整合到他們的APPROACH® 5C多媒體處理器中)。此外,已有九家領(lǐng)先的OEM廠商通過授權(quán)獲得了ARM Mali-JSR184™ 3D圖形引擎,其中包括三星電子。
          • 關(guān)鍵字: ARM  GPU  SoC  音視頻技術(shù)  

          基于FPGA的SOC系統(tǒng)中的串口設(shè)計

          •   1 概述   在基于FPGA的SOC設(shè)計中,常使用串口作為通信接口,但直接用FPGA進行串口通信數(shù)據(jù)的處理是比較繁雜的,特別是直接使用FPGA進行串口通信的協(xié)議的解釋和數(shù)據(jù)打包等處理,將會消耗大量的FPGA硬件資源。   為簡化設(shè)計,降低硬件資源開銷,可以在FPGA中利用IP核實現(xiàn)的嵌入式微處理器來對串口數(shù)據(jù)進行處理。   本文中的設(shè)計采用了XILINX的FPGA,可選用的嵌入式微處理器IP核種類繁多,但基于對硬件資源開銷最少的考慮,最終選用了Picoblaze。   嵌入式微處理器PicoB
          • 關(guān)鍵字: FPGA  SOC  串口  MCU和嵌入式微處理器  

          片上SDRAM控制器的設(shè)計與集成

          •   隨著設(shè)計與制造技術(shù)的發(fā)展,集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成, 現(xiàn)在又發(fā)展到IP的集成,即SoC設(shè)計技術(shù)。SoC可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本,縮短開發(fā)周期,提高產(chǎn)品的競爭力,是工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。目前國內(nèi)也加大了在SoC 設(shè)計以及IP 集成領(lǐng)域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設(shè)計所集成的片上SDRAM 控制器模塊設(shè)計與實現(xiàn)。   1  ICT-E32 體系結(jié)構(gòu)   ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
          • 關(guān)鍵字: SoC  SDRAM  控制器  MCU和嵌入式微處理器  

          奧地利微電子推出第四代音頻前端AS3543

          •   通信、工業(yè)、醫(yī)療和汽車領(lǐng)域模擬集成電路設(shè)計者及制造商奧地利微電子公司發(fā)布新器件AS3543,擴展其音頻前端系列。該器件采用SNR超過100dB,功耗低于7mW的立體聲DAC,在實現(xiàn)極佳音頻性能的同時實現(xiàn)了前所未有的低功耗。   AS3543是奧地利微電子集成音頻和電源管理器件的完整系列的最新產(chǎn)品。該系列在單芯片上集成了用于移動娛樂產(chǎn)品的數(shù)字系統(tǒng)級芯片(SoC)所需的所有系統(tǒng)模擬功能。奧地利微電子致力于越來越復雜的移動SoC處理器所需的多功能單芯片匹配模擬器件,與分立元件相比,可在改善性能的同時減少電
          • 關(guān)鍵字: 奧地利微電子  AS3543  SoC  音視頻技術(shù)  

          SEP3203處理器與FPGA數(shù)據(jù)通信接口設(shè)計

          • 采樣數(shù)據(jù)經(jīng)過FPGA的算法處理后,SEP3203處理器通過DMA方式將運算結(jié)果存儲到片外SDRAM,SEP3203與FPGA的數(shù)據(jù)通信遵循SRAM時序。通過兩組FIFO存儲A/D數(shù)據(jù),系統(tǒng)實現(xiàn)了信號的不間斷采集和信號處理的流水線操作。
          • 關(guān)鍵字: 3203  FPGA  SEP  處理器    

          Xilinx開放源碼硬件創(chuàng)新大賽復賽名單公布

          •   2008年1月8日,北京訊:自2007年6月正式開始的覆蓋全國高校的“中國電子學會Xilinx開放源碼硬件創(chuàng)新大賽”初賽經(jīng)過大賽組委會的認真篩選,來自34所高校的53支隊伍從170多支參賽隊伍中脫穎而出,入圍復賽階段。入圍隊伍中,大連理工,清華,電子科大, 西安電子科大等表現(xiàn)突出, 僅大連理工就有6支隊伍進入復賽。 開賽以來,包括清華、北大、中國電子科技大學、西安電子科技大學、中國科技大學等在內(nèi)的近50所高校學生踴躍報名, 共有170多只隊伍的1000多位在校
          • 關(guān)鍵字: Xilinx  開放源碼硬件創(chuàng)新大賽  入圍  復賽  模擬技術(shù)  電源技術(shù)  SoC  ASIC  

          電壓調(diào)節(jié)技術(shù)用于SoC低功耗設(shè)計

          •   引言   SoC即“System on chip”,通俗講為“芯片上的系統(tǒng)”,主要用于便攜式和民用的消費的電子產(chǎn)品。隨著便攜式和民用電子產(chǎn)品的高速發(fā)展,廣大用戶對便攜設(shè)備新功能的要求永無止境。于是要求設(shè)計人員在設(shè)計小型便攜式消費類電子產(chǎn)品時,不僅要縮小產(chǎn)品尺寸、降低成本,更重要的是降低功耗,用戶都希望便攜式產(chǎn)品的電池充電后的工作時間越長越好。于是,系統(tǒng)設(shè)計與SoC 設(shè)計人員面臨著在增加功能的同時保證電池的使用時間的挑戰(zhàn)。要達到這一點,就需要使用新的節(jié)能技術(shù),比如電壓調(diào)節(jié)(voltage scalin
          • 關(guān)鍵字: SoC  芯片  電壓調(diào)節(jié)  SoC  ASIC  

          前沿技術(shù)提高圖像處理實例分析

          •   intevac是商用和軍用市場光學產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā),該產(chǎn)品是高性能超低亮度緊湊型攝像機。該攝像機最初采用了流行的數(shù)字信號處理器、幾個assp和外部存儲器件。系統(tǒng)對性能的需求越來越高,工程師團隊決定試驗一種替代方案——在可編程邏輯中實現(xiàn)可配置軟核處理器。這一決定帶來了以下好處:   達到了目標所要求的性能:   1.在單個FPGA中集成了分立的元件和數(shù)字信號處理(dsp)功能   2.功耗降低了近80%   3.將五塊元件板縮減到一塊,顯著
          • 關(guān)鍵字: intevac  FPGA  圖像處理  音視頻技術(shù)  

          一種基于FPGA的新型誤碼測試儀的設(shè)計與實現(xiàn)

          •   引言   誤碼儀是評估信道性能的基本測量儀器。本文介紹的誤碼儀結(jié)合FPGA 的特點,采用全新的積分式鑒相結(jié)構(gòu),提出了一種新的誤碼測試方法,經(jīng)多次測試驗證,方案可行,設(shè)計的系統(tǒng)穩(wěn)定。本文設(shè)計的誤碼儀由兩部分組成:發(fā)信機和接收機。   1 發(fā)信機   發(fā)信機的主要功能是產(chǎn)生具有隨機特性的偽隨機m 序列,通過FPGA 由VHDL 編程實現(xiàn)。偽隨機序列產(chǎn)生原理如下:      圖1 偽隨機序列產(chǎn)生原理圖   其中,ak-i是各移位寄存器的狀態(tài),Ci對應各寄存器的反饋系數(shù),為1表示參與反饋
          • 關(guān)鍵字: FPGA  測試儀  VHDL  MCU和嵌入式微處理器  

          ARM、DSP、FPGA的技術(shù)特點和區(qū)別是什么

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  ASIC  單片機  FPGA  測試  ARM  計算機  Cell  
          共7928條 483/529 |‹ « 481 482 483 484 485 486 487 488 489 490 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();