fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

FPGA基本知識(shí)與發(fā)展趨勢(shì)（part2）

FPGA基本知識(shí)與發(fā)展趨勢(shì)（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時(shí)序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。
關(guān)鍵字： FPGA 賽靈思 EPROM

FPGA實(shí)戰(zhàn)開發(fā)技巧（10）

FPGA實(shí)戰(zhàn)開發(fā)技巧（10）-串行Flash的特點(diǎn)是占用管腳比較少，作為系統(tǒng)的數(shù)據(jù)存貯非常合適，一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節(jié)進(jìn)行數(shù)據(jù)的改寫，而Flash只能先擦除一個(gè)區(qū)間，然后改寫其內(nèi)容。
關(guān)鍵字： FPGA 賽靈思 EEPROM

FPGA實(shí)戰(zhàn)開發(fā)技巧（9）

FPGA實(shí)戰(zhàn)開發(fā)技巧（9）-FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲(chǔ)器中的配置比特流，配置所需的時(shí)鐘信號(hào)( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個(gè)配置過程
關(guān)鍵字： FPGA 賽靈思 JTAG

FPGA實(shí)戰(zhàn)開發(fā)技巧（8）

FPGA實(shí)戰(zhàn)開發(fā)技巧（8）-FPGA 設(shè)計(jì)的時(shí)序性能是由物理器件、用戶代碼設(shè)計(jì)以及EDA 軟件共同決定的，忽略了任何一方面的因素，都會(huì)對(duì)時(shí)序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計(jì)中，賽靈思物理器件和EDA 軟件的最優(yōu)使用方案。
關(guān)鍵字： FPGA 賽靈思 EDA

高云半導(dǎo)體推出GW2A系列FPGA芯片的DDR類儲(chǔ)存器接口解決方案

　　山東濟(jì)南，2017年10月10日訊，山東高云半導(dǎo)體科技有限公司(以下簡(jiǎn)稱“山東高云半導(dǎo)體”)今天宣布推出基于中密度晨熙?家族的GW2A系列FPGA芯片的DDR類儲(chǔ)存器接口IP核初級(jí)版(Gowin Memory Interface IP)，包括相關(guān)IP軟核、參考設(shè)計(jì)及開發(fā)板等完整解決方案?！　「咴艱DR類儲(chǔ)存器接口IP核初級(jí)版目前是一個(gè)通用的DDR2存儲(chǔ)器接口IP，兼容JESD79-2標(biāo)準(zhǔn)。該IP包含通用的DDR2內(nèi)存控制器(Memory Controller，M
關(guān)鍵字：高云 FPGA

手把手教你FPGA存儲(chǔ)器項(xiàng)使用DRAM

　　某些FPGA終端，包含板載的、可以動(dòng)態(tài)隨機(jī)訪問的存儲(chǔ)塊(DRAM)，這些存儲(chǔ)塊可以在FPGA VI中直接訪問，速率非常高?！　RAM可以用來緩存大批量的數(shù)據(jù)，而且速度可以非?？臁ａ槍?duì)一些特殊應(yīng)用，比如：瞬時(shí)帶寬非常高，而且有要保存原始數(shù)據(jù)的時(shí)候，就可以用DRAM做一個(gè)大的FIFO緩沖。　　DRAM的大小每塊板卡可能不同，一般在官網(wǎng)中對(duì)應(yīng)板卡的說明中都會(huì)標(biāo)明DRAM的大小(如果有DRAM的話)。比如，PXIe-7966R就有512M的DRAM空間?！　ttp://sine.ni.com/n
關(guān)鍵字： FPGA DRAM

Ximmerse VR/AR跟蹤平臺(tái)采用萊迪思的低功耗、小尺寸ECP5 FPGA

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布廣東虛擬現(xiàn)實(shí)科技有限公司(Ximmerse)，移動(dòng)AR/VR應(yīng)用交互系統(tǒng)提供商，選擇采用萊迪思ECP5? FPGA為其AR/VR跟蹤平臺(tái)實(shí)現(xiàn)立體視覺計(jì)算解決方案。得益于低功耗、小尺寸和低成本的優(yōu)勢(shì)，市場(chǎng)領(lǐng)先的萊迪思ECP5 FPGA是用于實(shí)現(xiàn)網(wǎng)絡(luò)邊緣靈活的互連和加速應(yīng)用的理想選擇，可實(shí)現(xiàn)低功耗、低延遲的解決方案。　　隨著對(duì)于AR/VR設(shè)備市場(chǎng)需求的不斷增長(zhǎng)，目前基于頭戴式顯示器(HMD)的系統(tǒng)在使用移動(dòng)應(yīng)用處理器(A
關(guān)鍵字： Ximmerse FPGA

人工智能?自動(dòng)駕駛?云計(jì)算?數(shù)據(jù)中心?10nm FPGA全程帶飛

當(dāng)下時(shí)代的主題究竟是什么?5G通信?人工智能?自動(dòng)駕駛?還是云計(jì)算?或許都是;又或許，都不是。當(dāng)你看到在這些前端應(yīng)用市場(chǎng)不斷迸發(fā)著激情和靈感時(shí)，如何滿足其背后以指數(shù)形式增長(zhǎng)的數(shù)據(jù)需求就成了諸多工程師最為頭疼的問題。
關(guān)鍵字：英特爾，F(xiàn)PGA，智能互聯(lián)

基于ARM的微波頻率自動(dòng)測(cè)量系統(tǒng)設(shè)計(jì)

　　1.引言　　通常微波所指的是分米波、厘米波和毫米波。關(guān)于其頻率范圍，一種說法是：　　300MHz ~ 300GHz(1MHz =106Hz,1GHz =109 )相應(yīng)的自由空間中的波長(zhǎng)約為1m~1mm.　　微波技術(shù)的興起和蓬勃發(fā)展，使得國(guó)內(nèi)大多數(shù)高校都開設(shè)微波技術(shù)課程。但還存在以下問題：測(cè)量時(shí)，由手工逐點(diǎn)移動(dòng)探頭并記錄各點(diǎn)讀數(shù)，然后手工計(jì)算實(shí)驗(yàn)結(jié)果并繪圖。測(cè)量項(xiàng)目單一、精度低、測(cè)量周期長(zhǎng)，操作也較為繁瑣。本文主要研究一種實(shí)用的基于Labview的速調(diào)管
關(guān)鍵字： ARM LabVIEW

“英特爾精尖制造日”解讀全球晶體管密度最高的制程工藝

　　“英特爾精尖制造日”活動(dòng)今天舉行，展示了英特爾制程工藝的多項(xiàng)重要進(jìn)展，包括：英特爾10納米制程功耗和性能的最新細(xì)節(jié)，英特爾首款10納米FPGA的計(jì)劃，并宣布了業(yè)內(nèi)首款面向數(shù)據(jù)中心應(yīng)用的64層3D NAND產(chǎn)品已實(shí)現(xiàn)商用并出貨?！　?nbsp; 　　英特爾公司全球副總裁兼中國(guó)區(qū)總裁楊旭　　歡迎來自合作伙伴、客戶、政府部門和學(xué)術(shù)界的嘉賓以及新聞媒體出席2017年9月19日在北京舉行的“英特爾精尖制造日”活動(dòng)。此次活動(dòng)著眼于快速發(fā)展的中國(guó)技術(shù)生態(tài)系統(tǒng)，重申英特爾與中國(guó)半導(dǎo)體產(chǎn)業(yè)共成長(zhǎng)
關(guān)鍵字：英特爾 FPGA

萊迪思半導(dǎo)體iCE40? FPGA為SteamVR?跟蹤平臺(tái)實(shí)現(xiàn)低延遲的同步傳感器數(shù)據(jù)處理功能

　　萊迪思半導(dǎo)體公司(NASDAQ: LSCC)，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺(tái)實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)采集和處理功能?！　∽鳛镾teamVR跟蹤平臺(tái)上的低功耗、低延遲傳感器中心，萊迪思iCE40 FPGA大大減少了傳感器到應(yīng)用處理器/微控制器的印刷電路板(PCB)信號(hào)布線數(shù)量，從而降低EMI干擾和PCB擁塞程度，并提高信號(hào)完整性?！　∪R迪思半導(dǎo)體資深業(yè)務(wù)發(fā)展經(jīng)理陳英仁表示：“我們的低功
關(guān)鍵字：萊迪思 FPGA

手把手教你在FPGA實(shí)例上運(yùn)行“Hello World”

　　前言　　在4月19號(hào)的舊金山AWS技術(shù)峰會(huì)上，亞馬遜CTO Werner Vogels宣布了多項(xiàng)AWS新功能，其中就包括眾人期待已久的FPGA實(shí)例F1?！　1 實(shí)例配有最新的 16 nm Xilinx UltraScale Plus FPGA，目前有f1.2xlarge和f1.16xlarge兩種類型，其中f1.2xlarge配備有1個(gè)FPGA卡， f1.16xlarge配備有8個(gè)FPGA卡?！　∈褂?/li>
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò)

Xilinx、Arm、Cadence和臺(tái)積公司共同宣布全球首款采用7納米工藝的CCIX測(cè)試芯片

　　賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。　　關(guān)于CCIX　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長(zhǎng)，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無縫移動(dòng)
關(guān)鍵字： Xilinx Arm

FPGA工程師不得不知的FPGA設(shè)計(jì)經(jīng)驗(yàn)

　　這里談?wù)勔恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路! 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉B領(lǐng)域的知識(shí)。在我們職業(yè)生涯的開始，我們應(yīng)該問我們自己一些問題，我們想要成為怎樣的IC設(shè)計(jì)者?消費(fèi)?PC外圍?通信?微處理器或DSP?等等。　　IC設(shè)計(jì)的基本規(guī)則和流程是一樣的，無論啥樣的都會(huì)加到其中。HDL，F(xiàn)PGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識(shí)。因此我們遇到的第一個(gè)
關(guān)鍵字： FPGA

基于FPGA的數(shù)字分頻器設(shè)計(jì)

　　1. 概述　　隨著集成電路技術(shù)的快速發(fā)展，半導(dǎo)體存儲(chǔ)、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計(jì)中具有廣泛的意義。作為一種可編程邏輯器件，F(xiàn)PGA在短短二十年中從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨著半導(dǎo)體工藝技術(shù)的進(jìn)步，F(xiàn)PGA器件的設(shè)計(jì)技術(shù)取得了飛躍發(fā)展及突破?！　》诸l器通常用來對(duì)某個(gè)給定的時(shí)鐘頻率進(jìn)行分頻，以得到所需的時(shí)鐘頻率。在設(shè)計(jì)數(shù)字電路中會(huì)經(jīng)常用到多種不同頻率的時(shí)鐘脈沖，一般采用由一個(gè)固定的晶振時(shí)鐘頻率來產(chǎn)生所需要的不
關(guān)鍵字： FPGA 數(shù)字分頻器