fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

基于FPGA的虛擬邏輯分析儀的設(shè)計(jì)

提出了一種基于FPGA的虛擬邏輯分析儀的設(shè)計(jì)。該系統(tǒng)對采集到的模擬或數(shù)字信號(hào)進(jìn)行存儲(chǔ)、處理和邏輯分析。通過FPGA控制數(shù)據(jù)單次或連續(xù)采集、緩沖，通過PCI總線將緩沖區(qū)數(shù)據(jù)轉(zhuǎn)移到硬盤管理卡，由硬盤管理卡將數(shù)據(jù)存入海量硬盤。
關(guān)鍵字：虛擬邏輯分析儀 PCI總線 FPGA

基于FPGA的ISA總線／MMи總線接口轉(zhuǎn)換設(shè)計(jì)

某型導(dǎo)彈測試設(shè)備控制總線為通用的ISA總線，而通信接口總線為非標(biāo)準(zhǔn)的MMи總線。在此以FPGA為核心設(shè)計(jì)了一種ISA總線／MMи總線轉(zhuǎn)換電路，該電路可以完成2種制式的數(shù)據(jù)和控制指令轉(zhuǎn)換。給出了轉(zhuǎn)換電路原理框圖、FPGA配置電路和地址比較電路原理圖。實(shí)驗(yàn)結(jié)果表明該電路具有轉(zhuǎn)換數(shù)據(jù)準(zhǔn)確，工作可靠等優(yōu)點(diǎn)。實(shí)際應(yīng)用表明，該電路完全能達(dá)到測試設(shè)備的要求。
關(guān)鍵字： MMи總線測試設(shè)備 FPGA

基于ARM和FPGA的服務(wù)機(jī)器人運(yùn)動(dòng)控制系統(tǒng)研究

介紹了一種基于ARM和FPGA的嵌入式控制系統(tǒng)，該系統(tǒng)既能獨(dú)立運(yùn)行又能在計(jì)算機(jī)輔助下運(yùn)行，是一種兼具柔性和開放性的系統(tǒng)。利用ARM的強(qiáng)大的數(shù)據(jù)流轉(zhuǎn)換功能和FPGA的快速配置能力，實(shí)現(xiàn)硬件可重構(gòu)。給出了系統(tǒng)的總體結(jié)構(gòu)、ARM和FPGA之間的通信設(shè)計(jì)，重點(diǎn)給出了基于NiosII的嵌入式可重構(gòu)底層控制設(shè)計(jì)，PWM功能模塊在FPGA上的實(shí)現(xiàn)。設(shè)計(jì)的系統(tǒng)集成度高、靈活。實(shí)驗(yàn)表明系統(tǒng)具有高可靠性，能滿足服務(wù)機(jī)器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運(yùn)行處理數(shù)據(jù)，其之間又可以互相通信，實(shí)現(xiàn)了系統(tǒng)的擴(kuò)展
關(guān)鍵字：硬件可重構(gòu) NiosII FPGA

基于FPGA/SOPC的預(yù)測控制器設(shè)計(jì)與實(shí)現(xiàn)

針對模型預(yù)測控制在微型設(shè)備及嵌入式系統(tǒng)應(yīng)用中的實(shí)時(shí)性問題,從硬件實(shí)現(xiàn)控制算法的角度研究了基于FPGA（field programmable gate array）的預(yù)測控制器的設(shè)計(jì)和實(shí)現(xiàn)。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC（system on pro-grammable chip,可編程片上系統(tǒng)）方案,在FPGA芯片上構(gòu)建SOPC系統(tǒng),設(shè)計(jì)SOPC的硬件及軟件系統(tǒng),實(shí)現(xiàn)了基于FPGA的預(yù)測控制器;建立了基于FPGA和dSPACE系統(tǒng)的實(shí)時(shí)仿真平臺(tái),并進(jìn)行了控制器實(shí)時(shí)仿真實(shí)驗(yàn)。實(shí)時(shí)
關(guān)鍵字：模型預(yù)測控制 SOPC FPGA

基于信元的FIFO設(shè)計(jì)在FPGA上的實(shí)現(xiàn)

設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長包的處理。
關(guān)鍵字： FIFO 信元 FPGA

基于FPGA的數(shù)字視頻接口轉(zhuǎn)換設(shè)備

本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空閑時(shí)的待機(jī)狀態(tài)實(shí)現(xiàn)了整機(jī)的低功耗，適用于
關(guān)鍵字：圖像分辨率視頻接口轉(zhuǎn)換 FPGA

滿足28nm迫切的低功耗需求

Altera低功耗28-nm器件的優(yōu)點(diǎn)包括，降低產(chǎn)品成本，降低或者放寬功耗預(yù)算，較低的散熱要求，能夠滿足更多的市場需求，在同樣的散熱和功耗預(yù)算內(nèi)進(jìn)一步提高性能等。采用最全面的方法降低28-nm產(chǎn)品的功耗，Altera幫助設(shè)計(jì)人員滿足了迫切的低功耗需求。
關(guān)鍵字： Altera 28nm FPGA

基于改進(jìn)的布斯算法的嵌入FPGA的乘法器設(shè)計(jì)

設(shè)計(jì)了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個(gè)18 b有符號(hào)或17 b無符號(hào)數(shù)的乘法運(yùn)算。該設(shè)計(jì)基于改進(jìn)的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對9-2壓縮樹和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器采用TSMC 0．18μn CMOS工藝，其關(guān)鍵路徑延遲為3．46 ns。
關(guān)鍵字：布斯算法 18×18乘法器 FPGA

基于ATE的FPGA測試

隨著集成電路技術(shù)的飛速發(fā)展，F(xiàn)PGA的應(yīng)用越來越廣泛，其測試技術(shù)也得到了廣泛重視和研究。文章簡要介紹了FPGA的發(fā)展及其主要組成部分，提出了一種用ATE對FPGA進(jìn)行測試的方法和具體測試流程。
關(guān)鍵字： AutomaticTestEquipment 配置數(shù)據(jù) FPGA

基于FPGA的DDS IP核設(shè)計(jì)及仿真

以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核NiosII，構(gòu)成可編程片上系統(tǒng)(SOPC)，利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開發(fā)平臺(tái)，達(dá)到既簡化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
關(guān)鍵字：直接數(shù)字頻率合成 IP核 FPGA

基于FPGA的遺傳算法組合邏輯電路設(shè)計(jì)

基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
關(guān)鍵字：遺傳算法自然進(jìn)化 FPGA

FPGA設(shè)計(jì)安全性綜述

現(xiàn)場可編程門陣列（Field Programmable Gate Array,FPGA）在通信、圖形、控制、計(jì)算等領(lǐng)域的廣泛應(yīng)用,已經(jīng)成為當(dāng)今電子系統(tǒng)中的重要組成部分.隨著越來越多的系統(tǒng)采用FPGA實(shí)現(xiàn)核心設(shè)計(jì),使得FPGA中的設(shè)計(jì)和知識(shí)產(chǎn)權(quán)變得更加重要,建立FPGA代碼運(yùn)行安全體系已成為大型產(chǎn)品設(shè)計(jì)中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設(shè)計(jì)安全性.
關(guān)鍵字：代碼運(yùn)行安全安全解決方案 FPGA

基于FPGA的半導(dǎo)體激光器自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統(tǒng)使用硬件資源少，根據(jù)不同的設(shè)計(jì)要求，通過增加PWM模塊和簡單的模擬器件或者改變控制寄存器的設(shè)置，就可以實(shí)現(xiàn)多級(jí)激光功率和多個(gè)激光器的控制，可以大大縮短設(shè)計(jì)周期。
關(guān)鍵字：數(shù)字激光器自動(dòng)功率控制 FPGA

基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計(jì)

本文以Ｖｉｒｔｅｘ－ＩＩ系列ＰｌａｔｆｏｒｍＦＰＧＡ為例，說明采用ＦＰＧＡ方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。
關(guān)鍵字：數(shù)字顯示系統(tǒng) SoC FPGA

基于FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)

利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí)，本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
關(guān)鍵字：運(yùn)動(dòng)估計(jì) 視頻編碼器 FPGA