<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+arm

          基于VHDL和高精度浮點運算器的基2 FFT在FPGA上的設(shè)計仿真

          • 基于IEEE浮點表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基于FPGA高精度浮點運算器的FFT的設(shè)計。利用VHDL語言描述了蝶形運算過程及地址產(chǎn)生單元,其仿真波形基本能正確的表示輸出結(jié)果。
          • 關(guān)鍵字: 蝶形運算  FFT  FPGA  

          基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

          • 以基于靜態(tài)隨機(jī)存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例,在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想,根據(jù)開關(guān)矩陣中可編程互聯(lián)點(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進(jìn)行層次化分類,使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進(jìn)行疊加測試,這就從根本上減少了實際需要的測試配置圖形和最小配置次數(shù)。
          • 關(guān)鍵字: 互聯(lián)資源  分層測試  FPGA  

          基于FPGA的超級電容充放電控制

          • 由于超級電容器單體性能參數(shù)的離散性,當(dāng)多個單體串聯(lián)組成電容器組時,在充放電過程中容易造成過充或過放現(xiàn)象,嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元,對電容進(jìn)行有效地充放電控制,防止過充或過放,提高超級電容器的循環(huán)使用次數(shù),降低不必要的能量消耗。
          • 關(guān)鍵字: 超級電容  串聯(lián)均壓  FPGA  

          基于FPGA控制的動態(tài)背光源設(shè)計方案

          • LCD 顯示離不開背光源的輔助,而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源,存在顯示效果動態(tài)模糊以及低對比度等問題,并且耗能也較為嚴(yán)重。文章著重敘述一種基于視頻內(nèi)容逐幀分析,然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設(shè)計方案。實驗采用的是TI 公司的TLC5947,具有多個輸出通道,可以適用于大規(guī)模顯示屏。
          • 關(guān)鍵字: RGB  背光  FPGA  

          基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計

          • 介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片,其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
          • 關(guān)鍵字: NiosII  嵌入式處理器  FPGA  

          基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)

          • 針對機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求,介紹了基于硬件描述語言Verilog HDL設(shè)計的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn),并通過Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實驗證明了設(shè)計的可行性。
          • 關(guān)鍵字: SDX總線  Wishbone總線  FPGA  

          基于FPGA的LVDS模塊在DAC系統(tǒng)中的應(yīng)用

          • 介紹了LVDS技術(shù)的原理,對LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡要的分析,著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用,并通過其在DAC系統(tǒng)中的應(yīng)用實驗進(jìn)一步說明了LVDS接口的優(yōu)點。
          • 關(guān)鍵字: LVDS接口  高速數(shù)據(jù)傳輸  FPGA  

          基于EDMA的FPGA與DSP之間圖像高速穩(wěn)定數(shù)據(jù)傳輸?shù)牡脑O(shè)計與實現(xiàn)

          • 設(shè)計了在FPGA與DSP之間進(jìn)行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu),介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開發(fā)的實驗平臺上實現(xiàn)了這一傳輸過程。借助TI公司的DSP調(diào)試平臺CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像,驗證了傳輸過程的正確性和穩(wěn)定性。
          • 關(guān)鍵字: EDMA  數(shù)據(jù)傳輸  FPGA  

          基于D類功率放大的高效率音頻功率放大器設(shè)計

          • 為提高功放效率,以適應(yīng)現(xiàn)代社會高效、節(jié)能和小型化的發(fā)展趨勢,以D類功率放大器為核心,以單片機(jī)89C51和可編程邏輯器件(FPGA)進(jìn)行控制及時數(shù)據(jù)的處理,實現(xiàn)了對音頻信號的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實現(xiàn)電壓放大倍數(shù)1~20連續(xù)可調(diào),并增加了短路保護(hù)斷電功能,輸出噪聲低。系統(tǒng)可對功率進(jìn)行計算顯示,具有4位數(shù)字顯示,精度優(yōu)于5%
          • 關(guān)鍵字: 音頻放大器  D類功率放大  FPGA  

          基于PXI總線的航天設(shè)備測試用高精度恒流源的設(shè)計與實現(xiàn)

          • 給出了一種基于PXI總線的高精度恒流源的實現(xiàn)方法,介紹了其電路各個組成部分。測量結(jié)果其精度和分辨率均為15.7位,可應(yīng)用于要求高精度的測試系統(tǒng)。
          • 關(guān)鍵字: 高精度恒流源  PXI總線  FPGA  

          基于FPGA的可配置判決反饋均衡器的設(shè)計

          • 在移動通信和高速無線數(shù)據(jù)通信中,多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時不可避免的產(chǎn)生碼間干擾,成為影響通信質(zhì)量的主要因素,而信道的均衡技術(shù)可以消除碼間干擾和噪聲,并減少誤碼率。其中判決反饋均衡器(DFE)是一種非常有效且應(yīng)用廣泛得對付多徑干擾得措施。
          • 關(guān)鍵字: 無線數(shù)據(jù)通訊  可配置均衡器  FPGA  

          基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計方案

          借助MATLAB算法數(shù)學(xué)模型實現(xiàn)FPGA浮點定點轉(zhuǎn)換

          • 當(dāng)創(chuàng)建一個 DSP 算法的數(shù)學(xué)模型時,MATLAB 是天然之選,且出于硬件考慮,可以無阻礙地使用。將一個算法轉(zhuǎn)換為在 FPGA 上實現(xiàn)的定點模型是一個復(fù)雜的、可從 AccelDSP Synthesis 綜合工具提供的自動化、加速和可視化功能中大大受益的過程。
          • 關(guān)鍵字: DSP算法  matlab  FPGA  

          基于Xilinx FPGA的嵌入式Linux設(shè)計流程

          • 結(jié)合FPGA和Linux雙方優(yōu)勢,可以很好地滿足嵌入式系統(tǒng)設(shè)計需求,量體裁衣,去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案。
          • 關(guān)鍵字: 操作系統(tǒng)加載  Linux  FPGA  

          FPGA跨時鐘域異步時鐘設(shè)計的幾種同步策略

          • 實際的工程中,純粹單時鐘系統(tǒng)設(shè)計的情況很少,特別是設(shè)計模塊與外圍芯片的通信中,跨時鐘域的情況經(jīng)常不可避免。如果對跨時鐘域帶來的亞穩(wěn)態(tài)、采樣丟失、潛在邏輯錯誤等等一系列問題處理不當(dāng),將導(dǎo)致系統(tǒng)無法運行。本文總結(jié)出了幾種同步策略來解決跨時鐘域問題。
          • 關(guān)鍵字: 跨時鐘域  同步時序  FPGA  
          共10077條 124/672 |‹ « 122 123 124 125 126 127 128 129 130 131 » ›|

          fpga+arm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+arm!
          歡迎您創(chuàng)建該詞條,闡述對fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();