fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

Xilinx推出全球首個(gè)用于構(gòu)建40Gb和100Gb 電信設(shè)備的單片F(xiàn)PGA解決方案

　　賽靈思公司日前宣布，為開發(fā)下一代以太網(wǎng)橋接和交換解決方案的電信設(shè)備生產(chǎn)商推出全球第一款單片?FPGA?解決方案。賽靈思公司進(jìn)一步擴(kuò)展其業(yè)界領(lǐng)先的高性能?65?nm?系列現(xiàn)場(chǎng)可編程門陣列(FPGA)產(chǎn)品，推出Virtex?-5?TXT?平臺(tái)，旨在進(jìn)一步推動(dòng)40G/100G以太網(wǎng)市場(chǎng)的創(chuàng)新和增長。Virtex-5?TXT?平臺(tái)包括兩款器件，在目前所有?FPGA?產(chǎn)品中提供了最多數(shù)量的?6
關(guān)鍵字： Xilinx FPGA Virtex-5 TXT 電信設(shè)備

Xilinx進(jìn)駐北京新址并宣布成立中國研發(fā)中心

　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.)日前在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長的中國市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力，包括開設(shè)研發(fā)中心，并將本地銷售、市場(chǎng)營銷和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá)?2,000?平米，將為北京本地、整個(gè)亞太區(qū)乃至跨國客戶提供強(qiáng)有力的支持?！　淖笾劣?，?北京化工大學(xué)教授何賓，?賽靈思軟件研發(fā)總監(jiān)宋傳華博士，?全球研發(fā)高級(jí)總監(jiān)Devadas，&nbs
關(guān)鍵字： Xilinx 可編程平臺(tái) FPGA，(AMS

基于FPGA+MATLAB的串行多階FIR濾波器設(shè)計(jì)

摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說明使用FPGA實(shí)現(xiàn)FIR的靈活性，文中列舉了一個(gè)多階串行FIR濾波器實(shí)例，并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說明，最后使用Matlab和Quartusii聯(lián)合仿真驗(yàn)證了FPGA硬濾波器工程的正確性。關(guān)鍵詞 FPGA;FIR數(shù)字濾波器;Matlab;仿真數(shù)字濾波器是用于過濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng)，通過對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理達(dá)到頻域?yàn)V波的目的。根據(jù)單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類：無限沖激響應(yīng)(Infinite Imp
關(guān)鍵字： FPGA MATLAB

基于FPGA+DSP的多通道單端／差分信號(hào)采集系統(tǒng)設(shè)計(jì)

摘要介紹了一種基于DSP+FPGA的平臺(tái)，主要利用ADS8517AD轉(zhuǎn)換芯片構(gòu)成的具有32路單端通道或16路差分通道的信號(hào)采集存儲(chǔ)系統(tǒng)，該系統(tǒng)通道可以選擇切換，且采樣率也可以改變，具有較強(qiáng)的靈活性。關(guān)鍵詞 DSP;FPGA;ADS8517;通道切換在信號(hào)處理過程中，經(jīng)常采用DSP+FPGA協(xié)同處理的方法。是因?yàn)镈SP雖然可以實(shí)現(xiàn)較高速率的信號(hào)采集，但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制，其外部接口的通用性較差。而FPGA時(shí)鐘頻率高、內(nèi)部延時(shí)小，全部控制邏輯由硬件完成，速度快、效率高，適合于大數(shù)據(jù)量
關(guān)鍵字： FPGA DSP

基于ARM的音頻接口數(shù)據(jù)傳輸模塊設(shè)計(jì)

摘要由于移動(dòng)終端數(shù)據(jù)接口各不相同，使數(shù)據(jù)交換不便利。為了嘗試拓展音頻接口的應(yīng)用，文中設(shè)計(jì)了一種通信協(xié)議以保證模擬信號(hào)的可靠傳輸。開發(fā)了可下載手機(jī)軟件，通過程序?qū)囊纛l輸入接口采集到的音頻信號(hào)進(jìn)行差分曼徹斯特解碼，并送到音頻輸出接口。程序由3個(gè)線程構(gòu)成，當(dāng)數(shù)據(jù)傳輸服務(wù)程序在手機(jī)上啟動(dòng)后形成，應(yīng)用嵌入式系統(tǒng)和控制軟件實(shí)現(xiàn)數(shù)字?jǐn)?shù)據(jù)的編解碼，數(shù)據(jù)信號(hào)在主控模塊中進(jìn)行編解碼處理，再通過控制裝置讀取、寫入外部介質(zhì)，并存儲(chǔ)數(shù)據(jù)，設(shè)計(jì)中對(duì)線程設(shè)計(jì)、傳輸算法和協(xié)議格式進(jìn)行了研究。實(shí)驗(yàn)證明，設(shè)計(jì)能滿足串行通信的同步要求，保
關(guān)鍵字： ARM 音頻接口

基于NiosII軟核的圖形用戶接口設(shè)計(jì)

摘要采用SOPC可編程片上系統(tǒng)技術(shù)，將NiosII32位處理器軟核嵌入到FPGA現(xiàn)場(chǎng)可編程門陣列中。通過VGA顯示控制模塊，構(gòu)建VGA顯示系統(tǒng)，該系統(tǒng)具有體積小、功耗低、可靠性強(qiáng)等特點(diǎn)。同時(shí)，通過軟硬件結(jié)合設(shè)計(jì)，使得系統(tǒng)更有利于修改和重復(fù)使用。關(guān)鍵詞 SOPC;VGA控制;NiosII;FPGA 隨著大規(guī)模集成電路技術(shù)的不斷發(fā)展，嵌入式計(jì)算機(jī)系統(tǒng)開始從MCU逐步過渡到SOC的新階段。SOPC是一種靈活、高效的SOC解決方案。其集成了處理器、存儲(chǔ)器、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件，構(gòu)建成一個(gè)可編程
關(guān)鍵字： FPGA NiosII

Altera宣布為高性能FPGA提供高效的電源轉(zhuǎn)換解決方案

　　Altera公司日前宣布開始提供新款電源轉(zhuǎn)換解決方案，方便了電路板開發(fā)人員設(shè)計(jì)負(fù)載點(diǎn)電源方案，以最低的系統(tǒng)功耗實(shí)現(xiàn)FPGA最佳性能。新款電源轉(zhuǎn)換解決方案包括單片40A驅(qū)動(dòng)器和同步MOSFET電源，經(jīng)過優(yōu)化，可以滿足Altera高性能Stratix??V、Arria??10以及Stratix??10?FPGA和SoC的核心需求。當(dāng)系統(tǒng)設(shè)計(jì)人員需要將高性能FPGA集成到系統(tǒng)中時(shí)，它為系統(tǒng)設(shè)計(jì)人員提供了高效的高密度電源轉(zhuǎn)換方案?！　⌒驴铍娫?型號(hào)ET4040)滿足了高
關(guān)鍵字： Altera FPGA ET4040

基于ARM的石英晶體測(cè)試系統(tǒng)中DDS信號(hào)源設(shè)計(jì)

摘要針對(duì)π網(wǎng)絡(luò)石英晶體參數(shù)測(cè)試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵(lì)信號(hào)。該測(cè)試系統(tǒng)相對(duì)于傳統(tǒng)的PC機(jī)測(cè)試系統(tǒng)具有設(shè)備簡(jiǎn)單、操作方便，較之普通單片機(jī)測(cè)試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)點(diǎn)。AD9852型DDS在ARM控制下能產(chǎn)生0～100 MHz掃頻信號(hào)，經(jīng)試驗(yàn)數(shù)據(jù)分析得到信號(hào)精度達(dá)到0.5×10-6，基本滿足設(shè)計(jì)要求。該系統(tǒng)將以其小巧、快速、操作方便、等優(yōu)點(diǎn)被廣泛采用。關(guān)鍵詞石英晶體;DDS;AD9852;STM32F103ZET6 產(chǎn)生
關(guān)鍵字： ARM DDS

一種基于FPGA和DSP的圖行顯示控制系統(tǒng)設(shè)計(jì)

摘要提出了一種基于DSP和FPGA的圖行顯示控制系統(tǒng)，以及系統(tǒng)各部分的設(shè)計(jì)方法和思想。硬件上充分利用DSP高速計(jì)算和FPGA并行處理特點(diǎn);軟件上給出了圖形圖像、漢字字符等的驅(qū)動(dòng)函數(shù)。通過鍵盤輸入和圖形圖像顯示的功能，系統(tǒng)驗(yàn)證表明，系統(tǒng)可以滿足圖像、正弦波、三角波等較為復(fù)雜的動(dòng)態(tài)圖形的顯示，效果良好。關(guān)鍵詞 DSP;FPGA;圖像顯示控制隨著現(xiàn)代電子信息技術(shù)的發(fā)展，人機(jī)交互、圖形圖像數(shù)據(jù)的輸出顯示在系統(tǒng)設(shè)計(jì)中越來越重要，一方面要求各種參數(shù)的輸入，另一方面要求將數(shù)據(jù)結(jié)構(gòu)顯示出來。文中設(shè)計(jì)的基于DSP
關(guān)鍵字： FPGA DSP

基于軟核NiosⅡ的實(shí)時(shí)人臉檢測(cè)系統(tǒng)

摘要基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計(jì)了一個(gè)實(shí)時(shí)人臉檢測(cè)系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測(cè)算法，描述了依據(jù)AdaBoost算法的人臉檢測(cè)軟件實(shí)現(xiàn)過程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的DE-2開發(fā)平臺(tái)上，對(duì)檢測(cè)系統(tǒng)進(jìn)行了整體設(shè)計(jì)。測(cè)試結(jié)果表明，系統(tǒng)有較高的檢測(cè)率，可以滿足實(shí)時(shí)人臉檢測(cè)的要求。關(guān)鍵詞人臉檢測(cè);FPGA;AdaBoost算法;分類器人臉檢測(cè)是指在圖像中判斷是否有人臉存在，并且將檢測(cè)到的人臉部分在圖像中標(biāo)識(shí)出來的過程。作為人
關(guān)鍵字： FPGA NiosⅡ

一種基于FPGA的無人機(jī)控制器設(shè)計(jì)方案

摘要：根據(jù)無人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無人機(jī)控制器設(shè)計(jì)方案，并完成了該方案的軟硬件設(shè)計(jì)。該方案將鍵盤掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡(jiǎn)化了控制器硬件結(jié)構(gòu)。實(shí)際應(yīng)用表明，該無人機(jī)控制器具有指令群延時(shí)低、功能可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，能夠滿足使用要求。關(guān)鍵詞：無人機(jī)控制器;FPFG;鍵盤掃描;UART 無人機(jī)的飛行控制和機(jī)載電子設(shè)備的控制指令主要通過地面控制計(jì)算機(jī)中的軟件或者無人機(jī)控制器產(chǎn)生，這兩種相互獨(dú)立的控制方式互為備份。而無人機(jī)控制器主要由硬
關(guān)鍵字： FPGA UART

基于ARM7和FPGA的多軸控制器設(shè)計(jì)

摘要：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且
關(guān)鍵字： ARM7 FPGA

一款基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)

摘要：為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計(jì)并實(shí)現(xiàn)了數(shù)字調(diào)制信號(hào)發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。
關(guān)鍵字： FPGA DDS

致Zynq開發(fā)者：最新版《ARM Cortex -A程序員指南》新鮮出爐

　　您是否正在為Xilinx?Zynq?All?Programmable?系統(tǒng)芯片雙核ARM?Cortex-A9?MPCore處理器編寫代碼?如果是，您一定需要這本書?—?最新出版的暢銷書《ARM?Cortex?-A程序員指南》，全書共421頁，24章，以下為本書序言：?　　“本書旨在為需要開發(fā)Cortex?-?A系列處理器應(yīng)用程序的程序員提供指南，將各處資源的信息進(jìn)行匯集，其
關(guān)鍵字： ARM 賽靈思處理器

基于FPGA的JPEG2000數(shù)據(jù)壓縮實(shí)現(xiàn)

摘要：高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。關(guān)鍵詞：JPEG2000;數(shù)據(jù)壓縮;FPGA;DWT 近年來通信領(lǐng)域中信息的傳輸總量急速擴(kuò)大。由于存儲(chǔ)空間有限、通信帶寬等因素的限制，數(shù)據(jù)通常需要
關(guān)鍵字： FPGA JPEG2000