<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+arm

          基于ARM單片機(jī)LPC2148的音頻分析儀設(shè)計(jì)

          • 0 引言 隨著微電子和信息技術(shù)的快速發(fā)展,以單片機(jī)為代表的數(shù)字技術(shù)發(fā)展日新月異。單片機(jī)由于具有體積小、功耗低、控制功能強(qiáng)、擴(kuò)展靈活、微型化和使用方便等優(yōu)點(diǎn),而廣泛應(yīng)用于各種儀表的控制,計(jì)算機(jī)的網(wǎng)絡(luò)通訊
          • 關(guān)鍵字: 分析儀  設(shè)計(jì)  音頻  LPC2148  ARM  單片機(jī)  基于  

          基于ARM 的紅外光汽車速度管理系統(tǒng)研究

          • 引 言   車輛在公路上應(yīng)以與路況相符的速度行駛,太快了易出事故, 太慢了將成為后續(xù)車輛的絆腳石。但是,常有個(gè)別司機(jī)不按規(guī)定的速度行駛而違章,導(dǎo)致事故頻生。交管部門為了取證糾違, 目前多采用雷達(dá)測速系統(tǒng)(利
          • 關(guān)鍵字: ARM  紅外光汽車  管理系統(tǒng)  速度    

          對基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)的研究與設(shè)計(jì)

          • O引言作戰(zhàn)系統(tǒng)時(shí)間的統(tǒng)一同步(時(shí)統(tǒng))的重要性越來越得到重視,只有保證整個(gè)系統(tǒng)處在同一時(shí)間的基準(zhǔn)...
          • 關(guān)鍵字: FPGA  作戰(zhàn)系統(tǒng)  時(shí)統(tǒng)  

          追新逐熱還是腳踏實(shí)地?跟上技術(shù)發(fā)展的步伐

          •   我真的需要那種技術(shù)嗎?我現(xiàn)在應(yīng)該購買嗎?如果我不購買,是不是就會處于劣勢?我會不會因?yàn)樽龀鲥e(cuò)誤的決定而出局?即便不想成為先行者,同行的壓力與技術(shù)變化的速度,也會使我們不斷面對類似的更多問題。最終,我們還是得想辦法回到正確的技術(shù)軌道上來。   研究、保持使用最新技術(shù)以及直覺,都將有助于縮小這些決定的范圍,不過最終還是得在冒險(xiǎn)一試與放棄之間做出選擇。即使有些不情愿或者也許有點(diǎn)晚,我們?nèi)匀粨碜o(hù)變革。   在消費(fèi)類電子產(chǎn)品前沿,事情并不總是那么順理成章的。無論行業(yè)評論員的權(quán)威意見是什么,也不管他們給予怎樣
          • 關(guān)鍵字: Altium  FPGA  設(shè)計(jì)工具  

          32階FIR濾波器的FPGA實(shí)現(xiàn)

          • 隨著軟件無線電的發(fā)展。對于濾波器的處理速度要求越來越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器,但是DSP處理器采用的是串行運(yùn)算,而FPGA是現(xiàn)場可編程陣列,可以實(shí)現(xiàn)專用集成電路,另外還可以采用純并行結(jié)構(gòu)
          • 關(guān)鍵字: FPGA  FIR  濾波器    

          FPGA開發(fā)中按鍵消抖與單脈沖發(fā)生器電路

          • FPGA開發(fā)中常用到單脈沖發(fā)生器。一些文章介紹過產(chǎn)生單脈沖的電路,產(chǎn)生的單脈沖脈寬和相位都不能與時(shí)鐘同步,只能用在要求不嚴(yán)格的場合。筆者目前從事的課題中需要一個(gè)與時(shí)鐘周期等寬,相位與時(shí)鐘周期相同的鍵
          • 關(guān)鍵字: FPGA  按鍵消抖  單脈沖  發(fā)生器電路    

          超越 SoC 的設(shè)計(jì)創(chuàng)新

          •   大多數(shù)軟、硬件工程師都很熟悉 FPGA,這點(diǎn)應(yīng)該勿庸置疑。這種熟悉不見得是實(shí)質(zhì)性的熟悉,而是從概念上比較了解,也就是說 FPGA 功能的快速發(fā)展和成本的不斷下降是大家都不容忽略的優(yōu)勢。同時(shí),他們也認(rèn)識到這種可編程器件顯然能方便地作為各種數(shù)字電路以及邏輯處理的高靈活度、低成本的載體。   基本說來,在設(shè)計(jì)方案中發(fā)揮 FPGA 的功能就是簡單地映射出所需的邏輯,然后將其下載至適當(dāng)容量大小的器件中。這有些像大型處理器系統(tǒng)主體設(shè)計(jì)的輔助支持工作,而且在該層面上也確實(shí)發(fā)揮著自身的支持性作用。   近期一些應(yīng)
          • 關(guān)鍵字: SoC  FPGA  

          DSP/ARM雙核系統(tǒng)的通信接口設(shè)計(jì)

          • DSP/ARM雙核系統(tǒng)的通信接口設(shè)計(jì), 嵌入式系統(tǒng)的核心是嵌入式微處理器和嵌入式操作系統(tǒng)。早期的嵌入式系統(tǒng)硬件核心是各種類型的8位和16位單片機(jī);而近年來32位處理器以其高性能、低價(jià)格,得到了廣泛的應(yīng)用。近年來,又出現(xiàn)了另一類數(shù)據(jù)密集處理型芯片DSP
          • 關(guān)鍵字: 接口  設(shè)計(jì)  通信  系統(tǒng)  雙核  DSP/ARM  

          基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

          • 針對某恒溫箱控制系統(tǒng)中存在的非線性、時(shí)變等特點(diǎn),結(jié)合傳統(tǒng)PID與現(xiàn)代模糊控制理論,以EP1C12型FP-GA為核心控制器,采用模塊化思想,設(shè)計(jì)并實(shí)現(xiàn)溫度模糊自適應(yīng)PID控制。實(shí)際運(yùn)行結(jié)果表明,采用該方法可明顯改善控制效果,在簡化設(shè)計(jì)的同時(shí),也可提高系統(tǒng)的運(yùn)算速度和可靠性。
          • 關(guān)鍵字: PID  控制器  設(shè)計(jì)  適應(yīng)  模糊  FPGA  溫度  基于  

          基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計(jì)

          • 設(shè)計(jì)基于FPGA的8段數(shù)碼管動態(tài)顯示IP核,介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動顯示方式和IP核設(shè)計(jì)方法,給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動程序。此IP核可例化成1~8個(gè)共陰極(或共陽極)數(shù)碼管控制器,能方便地控制1~8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測試結(jié)果表明,該IP核工作可靠、穩(wěn)定,可直接應(yīng)用于電子設(shè)計(jì)中。
          • 關(guān)鍵字: FPGA  8段數(shù)碼管  動態(tài)顯示  IP核    

          基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)

          • 1 引 言   同步在通信系統(tǒng)中占有非常重要的地位,同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量,甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一,因此,要求相關(guān)器須有比其它部件更高的可靠性。
          • 關(guān)鍵字: FPGA  數(shù)字相關(guān)器    

          對基于FPGA的高速路由查找算法的研究

          • 0引言隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大,路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡...
          • 關(guān)鍵字: FPGA  高速路由  查找  算法  

          基于ADC和FPGA脈沖信號測量的設(shè)計(jì)方案

          • 0引言測頻和測脈寬現(xiàn)在有多種方法。通常基于MCU的信號參數(shù)測量,由于其MCU工作頻率很低,所以能夠達(dá)到...
          • 關(guān)鍵字: 測量  脈沖信號  ADC  FPGA  

          基于ARM微處理器TCP/IP協(xié)議棧LwlP實(shí)現(xiàn)

          • 基于ARM微處理器TCP/IP協(xié)議棧LwlP實(shí)現(xiàn),0 引 言
            隨著嵌入式系統(tǒng)與網(wǎng)絡(luò)的日益結(jié)合,越來越多的嵌入式設(shè)備需要實(shí)現(xiàn)Internet網(wǎng)絡(luò)化,支持嵌入式設(shè)備接入網(wǎng)絡(luò),已成為嵌入式領(lǐng)域重要的研究方向。而目前嵌入式系統(tǒng)中大量應(yīng)用低速處理器,受內(nèi)存和速度限制
          • 關(guān)鍵字: 協(xié)議  LwlP  實(shí)現(xiàn)  IP  TCP  ARM  微處理器  基于  

          三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

          • 三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn),三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn),目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多,已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特
          • 關(guān)鍵字: 核心  架構(gòu)  設(shè)計(jì)  實(shí)現(xiàn)  DSP  FPGA  圖像  信息  處理  三維  FPGA   dsp  
          共10079條 540/672 |‹ « 538 539 540 541 542 543 544 545 546 547 » ›|

          fpga+arm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+arm!
          歡迎您創(chuàng)建該詞條,闡述對fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();