fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

ARM基礎(chǔ)知識連載（1）

ARM處理器共有37個(gè)寄存器。其中包括： **31個(gè)通用寄存器，包括程序計(jì)數(shù)器（PC）在內(nèi)。這些寄存器都是32位寄存器。 **6個(gè)狀態(tài)寄存器。這些寄存器都是32位寄存器。 ARM處理器共有7種不同的處理器模式，每一種模式中都有一組相應(yīng)的寄存器組。在任何時(shí)刻，可見的寄存器包括15個(gè)通用寄存器（R0-R14）,一個(gè)或兩個(gè)狀態(tài)寄存器及程序計(jì)數(shù)器（PC）。在所有的寄存器中，有些是各模式公用一個(gè)物理寄存器，有一些寄存器各模式擁有自己獨(dú)立的物理寄存器。 ****************************
關(guān)鍵字： ARM

ARM基礎(chǔ)知識連載（2）

*************************************************************** 程序狀態(tài)寄存器 ***************************************************************CPSR(當(dāng)前程序狀態(tài)寄存器)在任何處理器模式下被訪問。它包含了條件標(biāo)志位、中斷禁止位、當(dāng)前處理器模式標(biāo)志以及其他的一些控制和狀態(tài)位。每一種處理器模式下都有一個(gè)專用的物理狀態(tài)寄存器，稱為SPSR（備份程序狀態(tài)寄存器）。當(dāng)特定的異常中
關(guān)鍵字： ARM

ARM基礎(chǔ)知識連載（3）

在ARM體系中通常有以下3種方式控制程序的執(zhí)行流程： **在正常執(zhí)行過程中，每執(zhí)行一條ARM指令，程序計(jì)數(shù)器(PC)的值加4個(gè)字節(jié)；每執(zhí)行一條Thumb指令，程序計(jì)數(shù)器寄存器(PC)加2個(gè)字節(jié)。整個(gè)過程是按順序執(zhí)行。 **跳轉(zhuǎn)指令，程序可以跳轉(zhuǎn)到特定的地址標(biāo)號處執(zhí)行，或者跳轉(zhuǎn)到特定的子程序處執(zhí)行。其中,B指令用于執(zhí)行跳轉(zhuǎn)操作；BL指令在執(zhí)行跳轉(zhuǎn)操作同時(shí)，保存子程序的返回地址；BX指令在執(zhí)行跳轉(zhuǎn)操作同時(shí)，根據(jù)目標(biāo)地址為可以將程序切換到Thumb狀態(tài)；BLX指令執(zhí)行3個(gè)操作，跳轉(zhuǎn)到目標(biāo)地址處執(zhí)行，
關(guān)鍵字： ARM

ARM基礎(chǔ)知識連載（5）

************************************************************* ARM編譯器支持的數(shù)據(jù)類型 ************************************************************數(shù)據(jù)類型長度（位）對齊特性Char 8 &n
關(guān)鍵字： ARM

ARM基礎(chǔ)知識連載（4）

在應(yīng)用程序中安裝異常中斷處理程序1.使用跳轉(zhuǎn)指令：可以在異常中斷對應(yīng)異常向量表中特定位置放置一條跳轉(zhuǎn)指令，直接跳轉(zhuǎn)到該異常中斷的處理程序。這種方法有一個(gè)缺點(diǎn)，即只能在32M空間范圍內(nèi)跳轉(zhuǎn)。2.使用數(shù)據(jù)讀取指令LDR：使用數(shù)據(jù)讀取指令LDR向程序計(jì)數(shù)器PC中直接賦值。這種方法分為兩步：先將異常中斷處理程序的絕對地址存放在存放在距離向量表4KB范圍內(nèi)的一個(gè)存儲單元中；再使用數(shù)據(jù)讀取指令LDR將該單元的內(nèi)容讀取到程序計(jì)數(shù)器PC中。 **在系統(tǒng)復(fù)位時(shí)安裝異常中斷處理程序**1.地址0x00處為ROM的情況&n
關(guān)鍵字： ARM

ARM基礎(chǔ)知識連載（6）

***************************************************** ARM映像文件 ***************************************************** 1.ELF格式文件的結(jié)構(gòu) 1.1映像文件組成部分 **一個(gè)映像文件有一個(gè)或多個(gè)域組成**每個(gè)域包含一個(gè)或多個(gè)輸出段**每個(gè)輸出段包含一個(gè)或多個(gè)輸入段**各輸入段中包含了目標(biāo)文件中的代碼和數(shù)據(jù) 輸入段中包含了四類內(nèi)容：代碼、已經(jīng)初始化的數(shù)據(jù)、未經(jīng)初始化的存儲區(qū)域、內(nèi)
關(guān)鍵字： ARM

ARM構(gòu)架在32位微控制器領(lǐng)域的應(yīng)用

摘要：　　在標(biāo)準(zhǔn)微控制器的世界中，ARM體系結(jié)構(gòu)在32位嵌入式RISC領(lǐng)域有著極大的影響力。就像在8位世界中8051的廣泛應(yīng)用一樣，在32位微控制器領(lǐng)域里ARM得到了特別的青睞，并幾乎成為了事實(shí)上的標(biāo)準(zhǔn)。關(guān)鍵字：ARM；32位微控制器　　在標(biāo)準(zhǔn)微控制器的世界中，ARM體系結(jié)構(gòu)在32位嵌入式RISC領(lǐng)域有著極大的影響力。就像在8位世界中8051的廣泛應(yīng)用一樣，在32位微控制器領(lǐng)域里ARM得到了特別的青睞，并幾乎成為了事實(shí)上的標(biāo)準(zhǔn)。　　對系統(tǒng)性能需求的提高和嵌入式功能的發(fā)展是促
關(guān)鍵字：嵌入式新聞處理器 ARM 專題ARM

ARM簡介

ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。技術(shù)具有性能高、成本低和能耗省的特點(diǎn)。適用于多種領(lǐng)域，比如嵌入控制、消費(fèi)/教育類多媒體、DSP和移動式應(yīng)用等。　　ARM將其技術(shù)授權(quán)給世界上許多著名的半導(dǎo)體、軟件和OEM廠商，每個(gè)廠商得到的都是一套獨(dú)一無二的ARM相關(guān)技術(shù)及服務(wù)。利用這種合伙關(guān)系，ARM很快成為許多全球性RISC標(biāo)準(zhǔn)的締造者。　　目
關(guān)鍵字：嵌入式新聞處理器 ARM 專題ARM

基于FPGA的偽碼測距電路的設(shè)計(jì)與實(shí)現(xiàn)

1　引　言　　現(xiàn)場可編程門陣列（FPGA）用硬件電路完成算法的過程，一方面解決了系統(tǒng)的開銷問題，提供了提高系統(tǒng)整體性能的條件，另一方面，由于靜態(tài)RAM型的FPGA具備可重構(gòu)特性，這使得資源利用率得到顯著提高。FPGA既具有通用計(jì)算系統(tǒng)的靈活性，又有專用處理系統(tǒng)的性能，對實(shí)現(xiàn)高性能信號處理具有很高的應(yīng)用價(jià)值，而且可重構(gòu)的特性使其可以根據(jù)算法來調(diào)整相應(yīng)的通信結(jié)構(gòu)和數(shù)據(jù)字長。FPGA以其高度的靈活性與硬件的高密度性在通信信號處理中得到了廣泛的應(yīng)用。　　在對Xili
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 偽碼測距

基于DSP和ARM的音頻處理系統(tǒng)設(shè)計(jì)

本文闡述了由三者組成的音頻處理系統(tǒng)的硬件接口設(shè)計(jì)和軟件編程，提供了有效和實(shí)用的音頻處理系統(tǒng)方案。
關(guān)鍵字：理系設(shè)計(jì) 處理音頻 DSP ARM 基于

FPGA創(chuàng)新中心落戶無錫國家集成電路設(shè)計(jì)基地

可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx）與無錫國家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)管理委員會今天共同宣布成立無錫國家集成電路設(shè)計(jì)基地FPGA（現(xiàn)場可編程門陣列）創(chuàng)新中心，并隆重舉行賽靈思正式授權(quán)“無錫國家集成電路設(shè)計(jì)基地—賽靈思聯(lián)合實(shí)驗(yàn)室”揭牌儀式。無錫新區(qū)管委會副主任朱曉紅以及賽靈思公司研究實(shí)驗(yàn)室高級總監(jiān)、全球大學(xué)計(jì)劃負(fù)責(zé)人Patrick Lysaght等出席了成立大會并為聯(lián)合實(shí)驗(yàn)室揭牌。作為國家級的集成電路設(shè)計(jì)基地，新的FPGA創(chuàng)新中心的成立以及聯(lián)合實(shí)驗(yàn)室的打造，意味著可編程設(shè)計(jì)在電子設(shè)計(jì)領(lǐng)域的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 無錫集成電路設(shè)計(jì) 嵌入式

FPGA：22年從配角到主角

任何一個(gè)從事后看來很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過艱難的歷程并可能成為被研究的案例，F(xiàn)PGA也不例外。1985年，當(dāng)全球首款FPGA產(chǎn)品——XC2064誕生時(shí)，注定要使用大量芯片的PC機(jī)剛剛走出硅谷的實(shí)驗(yàn)室進(jìn)入商業(yè)市場，因特網(wǎng)只是科學(xué)家和政府機(jī)構(gòu)通信的神秘鏈路，無線電話笨重得像磚頭，日后大紅大紫的Bill Gates正在為生計(jì)而奮斗，創(chuàng)新的可編程產(chǎn)品似乎并沒有什么用武之地。　　事實(shí)也的確如此。最初，F(xiàn)PGA只是用于膠合邏輯，從膠合邏輯到算法
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 嵌入式

數(shù)字差分BPSK擴(kuò)頻接收機(jī)的設(shè)計(jì)與FPGA實(shí)現(xiàn)

本文提出了一種全數(shù)字差分BPSK擴(kuò)頻接收機(jī)的實(shí)現(xiàn)方案，通過Simulink仿真驗(yàn)證了該方案具有較低的誤碼率。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 設(shè)計(jì) 接收機(jī) BPSK 擴(kuò)頻數(shù)字差分

利用FPGA實(shí)現(xiàn)UART的設(shè)計(jì)

引言　　隨著計(jì)算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計(jì)算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計(jì)數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實(shí)現(xiàn)，也可用硬件實(shí)現(xiàn)。用軟件實(shí)現(xiàn)串行傳送大多采用循環(huán)移位指令將一個(gè)字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時(shí)間，影響系統(tǒng)的性能。更為方便的實(shí)現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) UART FPGA

基于FPGA的八位RISC CPU的設(shè)計(jì)

1 引言　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來越強(qiáng)，功耗越來越低，生產(chǎn)周期越來越短，這些都對芯片設(shè)計(jì)提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設(shè)計(jì)方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。SoC（System on a Chip）以其高集成度，低功耗等優(yōu)點(diǎn)越來越受歡迎。開發(fā)人員不必從單個(gè)邏輯門開始去設(shè)計(jì)ASIC，而是應(yīng)用己有IC芯片的功能模塊，稱為核（core），或知識產(chǎn)權(quán)（IP）宏單元進(jìn)行快速設(shè)計(jì)，效率大為提高。CPU 的IP
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) RISC CPU FPGA