<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga+dsp

          賽靈思第一批7系列FPGA目標(biāo)設(shè)計(jì)平臺(tái)上市

          • ??? 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.?(NASDAQ:XLNX)?)宣布推出其首批用于加速?28nm?7?系列FPGA系統(tǒng)開發(fā)與集成能力提升的目標(biāo)設(shè)計(jì)平臺(tái)。賽靈思針對(duì)?FPGA?系統(tǒng)設(shè)計(jì)和集成的目標(biāo)設(shè)計(jì)平臺(tái)方法提供了業(yè)界最全面的開發(fā)套件,包括開發(fā)板、ISE?設(shè)計(jì)套件工具、IP?核、參考設(shè)計(jì)和?FPGA?夾層卡&nbs
          • 關(guān)鍵字: Xilinx  FPGA  AMS  

          賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

          • ?  賽靈思公司今天所發(fā)布的消息“賽靈思采用28?納米高性能、低功耗工藝加速平臺(tái)開發(fā),推進(jìn)可編程勢(shì)在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用,也充分顯示了在賽靈思考慮將?28?納米工藝技術(shù)作為其新一代?FPGA?系列產(chǎn)品的技術(shù)選擇時(shí),?功耗如何在一定程度上影響到了最終的決策。。  眾所周知,F(xiàn)PGA?在摩爾定律作用下不斷發(fā)展,每一代新產(chǎn)品的推出,都提高了系統(tǒng)功能,加強(qiáng)了計(jì)算能力。不過,也存在著自相矛盾的地方。隨著&nbs
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          Xilinx助力中科大洋成功推出中國(guó)首款HDTV I/O卡

          • ?  賽靈思公司日前宣布其DSP優(yōu)化的Virtex?-5?SXT可編程器件系列助力北京中科大洋科技發(fā)展股份有限公司(中科大洋)成功推出RedBridge?III?高清視頻(HDTV)I/O卡。中科大洋公司是行業(yè)領(lǐng)先的廣播級(jí)視頻產(chǎn)品提供商。高度集成的Virtex?-5?SXT解決方案是中國(guó)首款高清晰視頻處理和I/O卡成功推出的推動(dòng)力?,它所提供的PCI?Express?連接、高速GTP收發(fā)器,以及集成的DSP邏輯片,為高清晰和標(biāo)準(zhǔn)清晰(S
          • 關(guān)鍵字: Xilinx  DSP  可編程器件  

          Xilinx展示電信級(jí)All Programmable FPGA和SoC以太網(wǎng)解決方案

          •   All?Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,?Inc.?(NASDAQ:XLNX)?)在西班牙巴塞羅那舉行的2012年電信級(jí)以太網(wǎng)世界大會(huì)(Carrier?Ethernet?World?Congress?2012)上展示了All?Programmable技術(shù)在電信級(jí)光學(xué)網(wǎng)絡(luò)中的優(yōu)勢(shì)。賽靈思屆時(shí)將重點(diǎn)介紹面向電信級(jí)以太網(wǎng)應(yīng)用的產(chǎn)品系列,展示其如何為具有40G至400G高端口密度
          • 關(guān)鍵字: Xilinx  以太網(wǎng)  FPGA  

          Xilinx宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx,?Inc.?)日前宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái),?致力于加速基于其Virtex?-6?和?Spartan?-6?現(xiàn)場(chǎng)可編程門陣列?(FPGA)?的片上系統(tǒng)?(SoC)?解決方案的開發(fā)。這款基礎(chǔ)級(jí)目標(biāo)設(shè)計(jì)平臺(tái)在完全集成的評(píng)估套件中融合了?ISE??設(shè)計(jì)套件?11.2版本、擴(kuò)展的IP系列以及面向Virtex-6或Sp
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  SoC  

          Xilinx向DSP又邁一步,Spartan-DSP出臺(tái)

          •   4月16日,Xilinx宣布首次推出低成本?Spartan-DSP?系列產(chǎn)品以及相應(yīng)的開發(fā)板和增強(qiáng)設(shè)計(jì)軟件。該芯片提供了高達(dá)20GMACS(每秒十億次乘法累計(jì))的DSP功能,而價(jià)格不到30美元。與同類高性能可配置DSP器件相比,該系列產(chǎn)品的動(dòng)態(tài)功耗降低多達(dá)50%。新推出Spartan-DSP系列之后,Xilinx的XtremeDSP產(chǎn)品線就有了三個(gè)針對(duì)DSP優(yōu)化的平臺(tái),這樣,工程師能夠選擇滿意的器件性能組合來滿足其應(yīng)用要求,并可方便地實(shí)現(xiàn)不同平臺(tái)間的設(shè)計(jì)移植?! ∽鳛镾partan
          • 關(guān)鍵字: Xilinx  DSP  單片機(jī)  嵌入式系統(tǒng)  

          Xilinx推出全球性能最高的可配置DSP解決方案

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司日前宣布其屢獲殊榮的65nm?Virtex-5?SXT?FPGA平臺(tái)新增針對(duì)高性能數(shù)字信號(hào)處理(DSP)而優(yōu)化的Virtex?-5?SXT240T器件。該器件高達(dá)528GMACs的乘法累加性能和超過190?GFLOPS的單精度浮點(diǎn)DSP性能,為廣播視頻、醫(yī)療成像、無線通信、國(guó)防和高性能計(jì)算等應(yīng)用的開發(fā)人員提供了全球性能最高的可配置DSP解決方案?!  爸С指叻直媛?HD)視頻的廣播設(shè)備制造商要求比標(biāo)準(zhǔn)分辨率(SD
          • 關(guān)鍵字: Xilinx  DSP  賽靈思  無線通信  

          Xilinx推出全球首個(gè)用于構(gòu)建40Gb和100Gb 電信設(shè)備的單片F(xiàn)PGA解決方案

          •   賽靈思公司日前宣布,為開發(fā)下一代以太網(wǎng)橋接和交換解決方案的電信設(shè)備生產(chǎn)商推出全球第一款單片?FPGA?解決方案。賽靈思公司進(jìn)一步擴(kuò)展其業(yè)界領(lǐng)先的高性能?65?nm?系列現(xiàn)場(chǎng)可編程門陣列(FPGA)產(chǎn)品,推出Virtex?-5?TXT?平臺(tái),旨在進(jìn)一步推動(dòng)40G/100G以太網(wǎng)市場(chǎng)的創(chuàng)新和增長(zhǎng)。Virtex-5?TXT?平臺(tái)包括兩款器件,在目前所有?FPGA?產(chǎn)品中提供了最多數(shù)量的?6
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  TXT  電信設(shè)備  

          Xilinx進(jìn)駐北京新址并宣布成立中國(guó)研發(fā)中心

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.)日前在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長(zhǎng)的中國(guó)市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力,包括開設(shè)研發(fā)中心,并將本地銷售、市場(chǎng)營(yíng)銷和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá)?2,000?平米,將為北京本地、整個(gè)亞太區(qū)乃至跨國(guó)客戶提供強(qiáng)有力的支持?! 淖笾劣?,?北京化工大學(xué)教授何賓,?賽靈思軟件研發(fā)總監(jiān)宋傳華博士,?全球研發(fā)高級(jí)總監(jiān)Devadas,&nbs
          • 關(guān)鍵字: Xilinx  可編程平臺(tái)  FPGA,(AMS  

          一種單通道DRFM的基帶干擾源設(shè)計(jì)

          • 摘要 通過對(duì)單通道數(shù)字射頻存儲(chǔ)器的原理和結(jié)構(gòu)分析,總結(jié)了單通道數(shù)字射頻存儲(chǔ)器的優(yōu)缺點(diǎn),并基于單通道數(shù)字射頻存儲(chǔ)結(jié)構(gòu),引入DSP模塊設(shè)計(jì)了一種基帶干擾源,實(shí)現(xiàn)了對(duì)寬帶信號(hào)的處理。 關(guān)鍵詞 數(shù)字射頻存儲(chǔ)器;基帶干擾源;數(shù)字信號(hào)處理 現(xiàn)代新型雷達(dá)普遍采用匹配接收和相參信號(hào)處理技術(shù),因此具有優(yōu)秀的目標(biāo)檢測(cè)、識(shí)別和跟蹤能力,同時(shí)具有良好抗干擾性能。使用傳統(tǒng)噪聲干擾信號(hào)對(duì)相參雷達(dá)進(jìn)行干擾,由于干擾信號(hào)不相參,能量利用率低、干擾效果差,迫使噪聲干擾機(jī)過度提高發(fā)射功率,為系統(tǒng)工程實(shí)現(xiàn)帶來困擾。因此,需要研究相參干擾技
          • 關(guān)鍵字: DSP  DRFM  

          基于FPGA+MATLAB的串行多階FIR濾波器設(shè)計(jì)

          • 摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說明使用FPGA實(shí)現(xiàn)FIR的靈活性,文中列舉了一個(gè)多階串行FIR濾波器實(shí)例,并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說明,最后使用Matlab和Quartusii聯(lián)合仿真驗(yàn)證了FPGA硬濾波器工程的正確性。 關(guān)鍵詞 FPGA;FIR數(shù)字濾波器;Matlab;仿真 數(shù)字濾波器是用于過濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng),通過對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理達(dá)到頻域?yàn)V波的目的。根據(jù)單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類:無限沖激響應(yīng)(Infinite Imp
          • 關(guān)鍵字: FPGA  MATLAB  

          基于FPGA+DSP的多通道單端/差分信號(hào)采集系統(tǒng)設(shè)計(jì)

          • 摘要 介紹了一種基于DSP+FPGA的平臺(tái),主要利用ADS8517AD轉(zhuǎn)換芯片構(gòu)成的具有32路單端通道或16路差分通道的信號(hào)采集存儲(chǔ)系統(tǒng),該系統(tǒng)通道可以選擇切換,且采樣率也可以改變,具有較強(qiáng)的靈活性。 關(guān)鍵詞 DSP;FPGA;ADS8517;通道切換 在信號(hào)處理過程中,經(jīng)常采用DSP+FPGA協(xié)同處理的方法。是因?yàn)镈SP雖然可以實(shí)現(xiàn)較高速率的信號(hào)采集,但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制,其外部接口的通用性較差。而FPGA時(shí)鐘頻率高、內(nèi)部延時(shí)小,全部控制邏輯由硬件完成,速度快、效率高,適合于大數(shù)據(jù)量
          • 關(guān)鍵字: FPGA  DSP  

          基于NiosII軟核的圖形用戶接口設(shè)計(jì)

          • 摘要 采用SOPC可編程片上系統(tǒng)技術(shù),將NiosII32位處理器軟核嵌入到FPGA現(xiàn)場(chǎng)可編程門陣列中。通過VGA顯示控制模塊,構(gòu)建VGA顯示系統(tǒng),該系統(tǒng)具有體積小、功耗低、可靠性強(qiáng)等特點(diǎn)。同時(shí),通過軟硬件結(jié)合設(shè)計(jì),使得系統(tǒng)更有利于修改和重復(fù)使用。 關(guān)鍵詞 SOPC;VGA控制;NiosII;FPGA 隨著大規(guī)模集成電路技術(shù)的不斷發(fā)展,嵌入式計(jì)算機(jī)系統(tǒng)開始從MCU逐步過渡到SOC的新階段。SOPC是一種靈活、高效的SOC解決方案。其集成了處理器、存儲(chǔ)器、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件,構(gòu)建成一個(gè)可編程
          • 關(guān)鍵字: FPGA  NiosII  

          DSP編程技巧之9-揭開編譯器神秘面紗之鉤子函數(shù)與庫(kù)函數(shù)

          •   鉤子函數(shù)(hook?function)是在進(jìn)入程序中的函數(shù)或者退出函數(shù)時(shí)調(diào)用的程序。它們的用途包括:調(diào)試(debug)、跟蹤(trace)、評(píng)估(profile)以及堆棧溢出的檢測(cè)等。我們可以通過表1中的選項(xiàng)對(duì)鉤子函數(shù)的使用進(jìn)行控制?! ”??入口/出口鉤子函數(shù)選項(xiàng)?  關(guān)于鉤子函數(shù),在CCS的編譯器里還有以下的幾個(gè)規(guī)則可以補(bǔ)充說明一下:  1.?使能鉤子函數(shù)選項(xiàng)的話,會(huì)默認(rèn)使用表1中的定義方法創(chuàng)建鉤子函數(shù)的隱式聲明。此時(shí)如果我們要聲明或者定義鉤子函數(shù)的功能的話
          • 關(guān)鍵字: DSP  CCS  C++  

          Altera宣布為高性能FPGA提供高效的電源轉(zhuǎn)換解決方案

          •   Altera公司日前宣布開始提供新款電源轉(zhuǎn)換解決方案,方便了電路板開發(fā)人員設(shè)計(jì)負(fù)載點(diǎn)電源方案,以最低的系統(tǒng)功耗實(shí)現(xiàn)FPGA最佳性能。新款電源轉(zhuǎn)換解決方案包括單片40A驅(qū)動(dòng)器和同步MOSFET電源,經(jīng)過優(yōu)化,可以滿足Altera高性能Stratix??V、Arria??10以及Stratix??10?FPGA和SoC的核心需求。當(dāng)系統(tǒng)設(shè)計(jì)人員需要將高性能FPGA集成到系統(tǒng)中時(shí),它為系統(tǒng)設(shè)計(jì)人員提供了高效的高密度電源轉(zhuǎn)換方案?! ⌒驴铍娫?型號(hào)ET4040)滿足了高
          • 關(guān)鍵字: Altera  FPGA  ET4040  
          共9854條 193/657 |‹ « 191 192 193 194 195 196 197 198 199 200 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();