<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga+dsp

          Altera發(fā)布Stratix 10 SoC:含四核64位ARM Cortex-A53

          • 近日,Altera公司宣布其采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64位ARM Cortex-A53處理器系統(tǒng),這與該器件中的浮點(diǎn)數(shù)字信號(hào)處理(DSP)模塊和高性能FPGA架構(gòu)相得益彰,預(yù)計(jì)2014年第四季度tape out(流片)。這一通用的異構(gòu)計(jì)算平臺(tái)可用于數(shù)據(jù)中心計(jì)算加速、雷達(dá)系統(tǒng)和通信基礎(chǔ)設(shè)施等。
          • 關(guān)鍵字: Altera  DSP  ARM  201311  

          萊迪思發(fā)布一系列異構(gòu)網(wǎng)絡(luò)解決方案

          • 2013年11月6日,萊迪思半導(dǎo)體公司(NASDAQ: LSCC)發(fā)布了一系列可編程解決方案用以構(gòu)建智能、低功耗的移動(dòng)設(shè)備,支持異構(gòu)網(wǎng)絡(luò)(HetNet)的全球性推廣。與Azcom Technology合作,萊迪思的HetNet解決方案系列使系統(tǒng)設(shè)計(jì)人員能夠?qū)崿F(xiàn)一流的互連、控制路徑和電源管理解決方案,同時(shí)使用多模式LTE小型蜂窩的系統(tǒng)級(jí)參考設(shè)計(jì)加快設(shè)計(jì)開(kāi)發(fā)。
          • 關(guān)鍵字: 萊迪思  HetNet  FPGA  

          Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

          • Altera公司 (NASDAQ: ALTR)日前宣布發(fā)布Quartus? II軟件13.1版,通過(guò)大幅度優(yōu)化算法以及增強(qiáng)并行處理,與前一版本相比,編譯時(shí)間平均縮短了30%,最大達(dá)到70%,進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢(shì)。軟件還包括最新的快速重新編譯特性,適用于客戶(hù)對(duì)Altera Stratix? V FPGA設(shè)計(jì)進(jìn)行少量源代碼改動(dòng)的情形。
          • 關(guān)鍵字: Altera  Quartus  FPGA  Qsys  

          基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)

          • 引言無(wú)人機(jī)廣泛應(yīng)用于軍事偵察以及民用測(cè)繪等領(lǐng)域,其中的機(jī)載視頻圖像系統(tǒng)是機(jī)載電子系統(tǒng)中的重要環(huán)節(jié)之一。...
          • 關(guān)鍵字: FPGA  DSP  

          Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

          •   Altera公司 (NASDAQ: ALTR)今天宣布發(fā)布Quartus? II軟件13.1版,通過(guò)大幅度優(yōu)化算法以及增強(qiáng)并行處理,與前一版本相比,編譯時(shí)間平均縮短了30%,最大達(dá)到70%,進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢(shì)。軟件還包括最新的快速重新編譯特性,適用于客戶(hù)對(duì)Altera Stratix? V FPGA設(shè)計(jì)進(jìn)行少量源代碼改動(dòng)的情形。采用快速重新編譯特性,客戶(hù)可以重新使用以前的編譯結(jié)果,從而保持性能,不需要前端設(shè)計(jì)劃分,進(jìn)一步將編譯時(shí)間縮短了50%。
          • 關(guān)鍵字: Altera  Quartus  FPGA  DSP  

          自動(dòng)化升級(jí)戰(zhàn) FPGA/MCU你選誰(shuí)

          • 隨著科學(xué)技術(shù)的不斷發(fā)展,工業(yè)生產(chǎn)線(xiàn)逐步走向自動(dòng)化和智能化。自動(dòng)化作為工廠生產(chǎn)的利器,未來(lái)有三大發(fā)展方向:性 ...
          • 關(guān)鍵字: FPGA  MCU  

          Xilinx Spartan-3系列FPGA的配置電路

          • 這里要談的是Xilinx的spartan-3系列FPGA的配置電路。當(dāng)然了,其它系列的FPGA配置電路都是大同小異的,讀者可以 ...
          • 關(guān)鍵字: FPGA  配置電路  

          FPGA攻城拔寨,引領(lǐng)視頻監(jiān)控應(yīng)用潮流

          • 通信領(lǐng)域歷來(lái)是FPGA應(yīng)用的傳統(tǒng)主流市場(chǎng),也是業(yè)界領(lǐng)先FPGA廠商傾力爭(zhēng)奪的大市場(chǎng)。FPGA產(chǎn)業(yè)發(fā)展方興未艾,已經(jīng)由 ...
          • 關(guān)鍵字: FPGA  視頻監(jiān)控  

          高清視頻監(jiān)控走向主流 FPGA迎來(lái)廣闊市場(chǎng)空間

          • 我們知道,通信領(lǐng)域歷來(lái)是FPGA應(yīng)用的傳統(tǒng)主流市場(chǎng),也是業(yè)界領(lǐng)先FPGA廠商傾力爭(zhēng)奪的大市場(chǎng)。但是從2009年開(kāi)始,隨 ...
          • 關(guān)鍵字: 高清視頻  監(jiān)控  FPGA  

          強(qiáng)化協(xié)作生態(tài) SoC FPGA成攻城利器

          • Altera公司意欲通過(guò)更先進(jìn)的制程工藝和更緊密的產(chǎn)業(yè)合作,正逐步強(qiáng)化FPGA協(xié)同處理器,大幅提升SoC FPGA的整體性 ...
          • 關(guān)鍵字: SoC  FPGA  

          基于FPGA的通用位同步器設(shè)計(jì)方案(二)

          • 2.2.2 定時(shí)誤差檢測(cè)設(shè)計(jì)  定時(shí)誤差檢測(cè)程序采用獨(dú)立于載波相位偏差的GA-TED算法。該算法每個(gè)符號(hào)周期只 ...
          • 關(guān)鍵字: FPGA  通用位  同步器  

          基于FPGA的通用位同步器設(shè)計(jì)方案(一)

          • 本文主要是先闡述傳統(tǒng)Gardner算法的原理,然后給出改進(jìn)后的設(shè)計(jì)和FPGA實(shí)現(xiàn)方法,最后對(duì)結(jié)果進(jìn)行仿真和分析,證明 ...
          • 關(guān)鍵字: FPGA  位同步器  

          基于FPGA的基帶64×64數(shù)據(jù)分配矩陣設(shè)計(jì)方案

          • 本文采用FPGA作為實(shí)現(xiàn)控制邏輯的核心部件,提出了基于FPGA的基帶64×64 數(shù)據(jù)分配矩陣設(shè)計(jì)方案,并介紹了上位機(jī) ...
          • 關(guān)鍵字: FPGA  數(shù)據(jù)分配  矩陣設(shè)計(jì)  

          基于FPGA的多普勒測(cè)振計(jì)信號(hào)采集與處理系統(tǒng)設(shè)計(jì)方案

          • 0 引言  傳統(tǒng)的淺海地形測(cè)量以船只為平臺(tái),采用聲納技術(shù)進(jìn)行,這種測(cè)量方法對(duì)于一些船只難以駛?cè)氲膮^(qū)域便形 ...
          • 關(guān)鍵字: FPGA  多普勒測(cè)振計(jì)  信號(hào)采集  

          高效能64位SoC FPGA問(wèn)世 大舉進(jìn)攻通信等市場(chǎng)

          • 業(yè)界首顆64位系統(tǒng)單芯片(SoC)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)搶先亮相。Altera宣布將以英特爾(Intel)14納米(nm)三門(mén)極 (Tri-g ...
          • 關(guān)鍵字: 高效能  SoC  FPGA  
          共9854條 210/657 |‹ « 208 209 210 211 212 213 214 215 216 217 » ›|

          fpga+dsp介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();