<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專刊紙質(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于NI CompactRIO混合動(dòng)力轎車整車標(biāo)定系統(tǒng)的開發(fā)

針對(duì)混合動(dòng)力汽車的特性，開發(fā)了基于NI CompactRIO的混合動(dòng)力汽車整車標(biāo)定系統(tǒng)，在臺(tái)架及整車調(diào)試階段，可以利用該系統(tǒng)對(duì)整車控制器內(nèi)部的標(biāo)定參數(shù)變量進(jìn)行在線修改，以達(dá)到優(yōu)化整車各項(xiàng)性能的目的。
關(guān)鍵字： NI VCU FPGA CAN

Dream Chip與Tensilica合作開發(fā)圖像/視頻算法

Tensilica和Dream Chip科技(以下簡稱DCT)宣布，將合作開發(fā)及優(yōu)化DCT的視頻和圖像信號(hào)處理軟件，應(yīng)用于Tensilica新的IVP圖像DSP(數(shù)字信號(hào)處理器)。DCT是Tensilica多年的合作伙伴，以其豐富的圖像、視頻專業(yè)背景為兩家公司共同的客戶提供技術(shù)支持。
關(guān)鍵字： Tensilica DSP Dream DCT IVP

Almalence將圖像處理軟件移植到IVP 圖像/視頻數(shù)字信號(hào)處理器上

Tensilica與Almalence宣布合作，將Almalence的數(shù)字圖像處理軟件移植到Tensilica新的IVP圖像/視頻DSP(數(shù)字信號(hào)處理器)上。Almalence加入了Tensilica的Xensions合作伙伴計(jì)劃，以其專業(yè)的圖像處理背景為兩家公司共同的新客戶提供幫助。
關(guān)鍵字： Tensilica DSP Almalence

FPGA程序遠(yuǎn)程在線更新設(shè)計(jì)

1　概述現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn)，在航空航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。FPGA的處理器分為軟核和硬核，并且軟核處理器具有
關(guān)鍵字： FPGA 程序遠(yuǎn)程

暗光視頻采集成監(jiān)控?zé)狳c(diǎn)

2012年12月初的中國國際公共安全博覽會(huì) (CPSE) 上，多家半導(dǎo)體公司展示了最新產(chǎn)品，其中的一個(gè)亮點(diǎn)是光線條件差時(shí)的視頻采集方案。
關(guān)鍵字： Lattice FPGA 201301

基于Xilinx Zynq的解決方案展示

Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現(xiàn)完美結(jié)合，以低功耗和低成本等系統(tǒng)優(yōu)勢實(shí)現(xiàn)無以倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性，同時(shí)可以加速產(chǎn)品上市進(jìn)程。
關(guān)鍵字： Xilinx Zynq-7000 FPGA 201301

基于DM6467的視頻監(jiān)控系統(tǒng)設(shè)計(jì)

摘要：本文實(shí)現(xiàn)了一個(gè)基于DM6467的標(biāo)清和高清的視頻監(jiān)控系統(tǒng)，包括標(biāo)清/高清模擬視頻輸入輸出、H.264標(biāo)清/高清視頻編碼、AAC音頻編解碼、H.264標(biāo)清/高清視頻實(shí)時(shí)解碼和基于TCP協(xié)議的網(wǎng)絡(luò)傳輸?shù)裙δ?，其不僅滿足不同情況下的視頻監(jiān)控需求，還具有良好的可重構(gòu)性和可擴(kuò)展性。本文主要討論了系統(tǒng)硬件和軟件的設(shè)計(jì)。
關(guān)鍵字： DM6467 視頻監(jiān)控 DSP 201301

異構(gòu)雙核SoC設(shè)計(jì)與實(shí)現(xiàn)

摘要：異構(gòu)雙核SoC采用SPARC V8處理器加專用DSP的架構(gòu)，根據(jù)其應(yīng)用特點(diǎn)，設(shè)計(jì)了SPARC V8處理器與專用DSP之間互斥通訊機(jī)制。并完成了SPARC V8處理器的狀態(tài)控制設(shè)計(jì)與優(yōu)化、外部存儲(chǔ)控制器的接口優(yōu)化設(shè)計(jì)，以及SoC的整體功能驗(yàn)證。
關(guān)鍵字： SoC DSP FPGA 201301

基于DSP的直流無刷電機(jī)智能控制系統(tǒng)設(shè)計(jì)

摘要：為了更好地實(shí)現(xiàn)直流無刷電機(jī)的精準(zhǔn)控制，系統(tǒng)利用TI的32位處理器TMS320F2812強(qiáng)大的數(shù)字信號(hào)處理能力和豐富的片內(nèi)外設(shè)資源，結(jié)合PWM脈寬調(diào)制技術(shù)和基于反饋的按比例微分積分PID閉環(huán)控制算法，設(shè)計(jì)了高效的三相全橋逆變驅(qū)動(dòng)電路，實(shí)現(xiàn)了一個(gè)基于DSP數(shù)字信號(hào)處理器平臺(tái)的直流無刷電機(jī)控制系統(tǒng)。
關(guān)鍵字： TMS320F2812 DSP PID 201301

美高森美推出SmartFusion2 SoC FPGA入門者工具套件

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)，宣布提供SmartFusion?2入門者工具套件，為設(shè)計(jì)人員提供用于其SmartFusion2系統(tǒng)級(jí)芯片(SoC)現(xiàn)場可編程門陣列(FPGA)的基礎(chǔ)原型構(gòu)建平臺(tái)。
關(guān)鍵字：美高森美 FPGA SmartFusion2 USB

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步數(shù)字通信

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步數(shù)字通信,在多CPU的分布式信號(hào)處理系統(tǒng)中,往往涉及CPU間的通訊與數(shù)據(jù)交換,大數(shù)據(jù)量的數(shù)據(jù)傳輸一般采用DMA方式,而小數(shù)據(jù)量的數(shù)據(jù)交換采用并行接口則比較快速靈活。因此,對(duì)于傳輸速度要求較高的DSP間的小數(shù)據(jù)量的數(shù)據(jù)交換及通訊
關(guān)鍵字：異步數(shù)字通信并行雙向實(shí)現(xiàn) DSP FIFO

10G以太網(wǎng)光接口的FPGA實(shí)現(xiàn)

1 概述隨著人們對(duì)通信信息的充裕性、及時(shí)性和便捷性的要求越來越高，能夠隨時(shí)隨地、方便而及時(shí)地獲取所需信息，變得越來越重要。2002年，IEEE通過了10 Gb/s速率的以太網(wǎng)標(biāo)準(zhǔn)——IEEE 802.3ae[1]。10G以太網(wǎng)
關(guān)鍵字： FPGA 10G 以太網(wǎng)光接口

基于FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)方案

引言　　近年來軟件無線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過軟件無線電方式實(shí)現(xiàn)數(shù)字音頻廣播（DAB）的基帶信號(hào)處理，這要求軟件無線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸
關(guān)鍵字： Express FPGA PCI 模式

Altera向JDSU發(fā)售Stratix V GT FPGA

Altera公司 (Nasdaq: ALTR)日前宣布，向JDSU發(fā)售Stratix? V GT FPGA，以支持其下一代光網(wǎng)絡(luò)測試儀(ONT)解決方案的量產(chǎn)。JDSU是通信行業(yè)光產(chǎn)品以及測試測量解決方案的領(lǐng)先供應(yīng)商，在其ONT-600系列中采用了Altera的高端28 nm FPGA，以實(shí)現(xiàn)第一個(gè)面向CFP2 100G光傳送網(wǎng)(OTN)環(huán)境的測試解決方案。
關(guān)鍵字： Altera FPGA Stratix

在FPGA上建立MATLAB和Simulink算法原型

芯片設(shè)計(jì)和驗(yàn)證工程師通常要為在硅片上實(shí)現(xiàn)的每一行RTL代碼寫出多達(dá)10行測試平臺(tái)代碼。驗(yàn)證任務(wù)在設(shè)計(jì)周期內(nèi)可能會(huì)占用50%或更多的時(shí)間。盡管如此辛苦，仍有接近60%的芯片存在功能瑕疵，需要返工。由于HDL仿真不足以
關(guān)鍵字： Simulink MATLAB FPGA 算法

共9854條 235/657 |‹ « 233 234 235 236 237 238 239 240 241 242 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識(shí)別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點(diǎn)對(duì)比
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級(jí)通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計(jì)方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();