<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          Xilinx 20nm產(chǎn)品細節(jié)揭秘 搶占20nm FPGA制高點

          •   前不久,賽靈思(Xilinx)發(fā)表其20 nm產(chǎn)品路線圖,在之前的28nm產(chǎn)品上,Xilinx聲稱他們領(lǐng)先競爭對手一代,落實了All Programmable器件戰(zhàn)略(FPGA、SoC和3D IC),推出了Vivado設(shè)計環(huán)境和開發(fā)套件,結(jié)合其豐富的IP資源,為市場提供了高性能、低功耗和有利于減少系統(tǒng)/BOM成本的產(chǎn)品。賽靈思公司全球高級副總裁,亞太區(qū)執(zhí)行總裁湯立人表示,Xilinx在20nm產(chǎn)品的表現(xiàn)上還將保持領(lǐng)先一代的優(yōu)勢,下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計套件&ldqu
          • 關(guān)鍵字: Xilinx  FPGA  20nm   

          Altera演示業(yè)界最全面28nm FPGA產(chǎn)品及強大解決方案

          •   近日,Altera公司在北京演示目前業(yè)界最全面的28-nmFPGA器件系列產(chǎn)品所提供的靈活性與性能,繼續(xù)引領(lǐng)28-nmFPGA技術(shù)。其中包括Stratix V,Arria V,Cyclone V,SoC FPGA,以及OpenCL演示。來自中國最主要行業(yè)媒體現(xiàn)場體驗Altera 28-nmFPGA產(chǎn)品系列如何幫助設(shè)計師實現(xiàn)更低成本、更高效能、更低能耗,為客戶提供差異化的解決方案。   Altera通過以下演示,繼續(xù)引領(lǐng)28-nmFPGA技術(shù):   ?Stratix V GT收發(fā)器信號完整
          • 關(guān)鍵字: Altera  FPGA  28nm  

          Altera Cyclone V SoC FPGA:深耕工業(yè)應(yīng)用

          •   隨著應(yīng)用環(huán)境的復(fù)雜度提升,在工業(yè)垂直細分領(lǐng)域,新技術(shù)的引入以及對人身安全有更高標準,使得設(shè)備廠商對制造商在產(chǎn)品定制化、面市周期以及總體成本方面提出更高需求,這些因素推動制造商提供更高性能、更突顯功能安全以及更具成本優(yōu)勢的方案。因應(yīng)這些復(fù)雜需求,F(xiàn)PGA方案開始逐漸進入傳統(tǒng)MCU和DSP占主要份額的領(lǐng)域。   Altera亞太區(qū)工業(yè)市場開發(fā)經(jīng)理江允貴介紹:“現(xiàn)在的制造商面臨諸多挑戰(zhàn),需要專業(yè)應(yīng)用軟件和IP及靈活、成熟可靠的解決方案來幫助他們提升市場競爭力。與其它方案相比,F(xiàn)PGA能提供高性
          • 關(guān)鍵字: Altera  FPGA  CycloneV  

          基于賽靈思FPGA的頻率計設(shè)計

          • 首先是將頻率分頻,產(chǎn)生1HZ頻率,程序如下:-------------------------------------------------------------------
            -- 說明: 分頻模塊,將標準輸入頻率分頻為1HZ
            -- 文件: fenpin.vhd
            -- 作者:
            -- 日期: 2012/0
          • 關(guān)鍵字: FPGA  賽靈思  頻率計設(shè)    

          基于ARM+FPGA控制的LTC2207采集應(yīng)用

          • 引言數(shù)據(jù)采集技術(shù)是一種流行且實用的電子技術(shù)。它廣泛應(yīng)用于信號檢測、信號處理、儀器儀表等領(lǐng)域。近年來,隨著數(shù)字化技術(shù)的不斷發(fā)展,數(shù)據(jù)采集技術(shù)也呈現(xiàn)出速度更高、通道更多、數(shù)據(jù)量更大的發(fā)展趨勢。本設(shè)計中數(shù)據(jù)采
          • 關(guān)鍵字: 2207  FPGA  ARM  LTC    

          FPGA雙雄新年展望——新產(chǎn)品步入新階段

          •   日前,F(xiàn)PGA兩大廠商賽靈思及Altera先后公布了公司最新季度報告,   賽靈思2013年1月17日宣布公司2013年三季度銷售額為5.098億美元,環(huán)比下降6%,同比無變化,凈利潤為1.036億美元。   Altera則在2013年1月23日發(fā)布了公司2012年四季度財報,財報顯示公司該季度銷售額為4.394億美元,同比下降4%,環(huán)比下降11%,凈利潤為1.208億美元。   盡管兩家公司都出現(xiàn)了利潤下滑的現(xiàn)象,但對于未來信心滿滿。   “隨著Kintex-7及Vietex-6
          • 關(guān)鍵字: 賽靈思  FPGA  

          Altera在京展示業(yè)界最全面28nm最新技術(shù)

          •   2013年1月22日,Altera 公司 (Nasdaq: ALTR) 在北京演示目前業(yè)界最全面的28-nm FPGA 器件系列產(chǎn)品所提供的靈活性與性能,其中包括 Stratix®  V, Arria®  V , Cyclone®  V, SoC FPGAs,以及 OpenCL 演示。來自中國最主要行業(yè)媒體現(xiàn)場體驗 Altera 28-nm FPGA 產(chǎn)品系列如何幫助設(shè)計師實現(xiàn)更低成本、更高效能、更低能耗,為客戶提供差異化的解決方案。   Alt
          • 關(guān)鍵字: Altera  28nm  FPGA  OpenCL  SoC  

          基于DSP的雙電動機同步控制平臺設(shè)計

          • 引言長期以來,電動機作為機械能和電能的轉(zhuǎn)換裝置,在各個領(lǐng)域得到了廣泛應(yīng)用。無刷直流電動機綜合了直流電動機和交流電動機的優(yōu)點,既具有交流電動機結(jié)構(gòu)簡單、運行可靠、維護方便的特點,又具有直流電動機運行效率
          • 關(guān)鍵字: DSP  雙電動機  平臺設(shè)計  同步控制    

          DSP系統(tǒng)在家電中的應(yīng)用

          • DSP系統(tǒng)在家電中的應(yīng)用,概述DSP 擅長于數(shù)學(xué)運算,嵌入式DSP電機控制芯片把DSP內(nèi)核與一系列功能強大的控制外設(shè)集成到一個芯片上,這樣便能以快速的DSP內(nèi)核作為計算引擎,加上片內(nèi)的A/D模塊提高了電機控制帶寬,并且允許低成本實現(xiàn)更加復(fù)雜垢
          • 關(guān)鍵字: 應(yīng)用  家電  系統(tǒng)  DSP  

          基于DSP和FPGA構(gòu)成多普勒測量系統(tǒng)

          • 基于DSP和FPGA構(gòu)成多普勒測量系統(tǒng),隨著FPGA性能和容量的改進,使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。在許多情況下,同一應(yīng)用中同時使用處理器和FPGA,采用協(xié)處理架構(gòu),讓FPGA執(zhí)行預(yù)處理或后處理操作,以加快處理速度。本文說明如何將FPGA和與固定
          • 關(guān)鍵字: 測量  系統(tǒng)  多普勒  構(gòu)成  DSP  FPGA  基于  

          基于DSP和APD的水下激光信號采集系統(tǒng)

          • 基于DSP和APD的水下激光信號采集系統(tǒng),摘要:針對水下藍綠激光傳輸環(huán)境的特殊性,提供了一種基于定點DSP芯片TMS320F2812和APD(雪崩二極管)技術(shù)的水下激光發(fā)射控制及回波信號采集的系統(tǒng)。給出了系統(tǒng)的總體結(jié)構(gòu)、硬件實現(xiàn)和軟件程序設(shè)計,其中對APD處理電路
          • 關(guān)鍵字: 信號  采集  系統(tǒng)  激光  水下  DSP  APD  基于  

          基于DSP/BIOS的數(shù)據(jù)采集系統(tǒng)研制

          • 基于DSP/BIOS的數(shù)據(jù)采集系統(tǒng)研制,摘要:針對多模式、高速、大數(shù)量采集及網(wǎng)絡(luò)實時上傳的要求,設(shè)計專用數(shù)據(jù)采集系統(tǒng)。硬件上以DM642作為主控CPU,軟件上利用其內(nèi)嵌的DSP/BIOS操作系統(tǒng)調(diào)度網(wǎng)絡(luò)控制任務(wù)、數(shù)據(jù)采集任務(wù)、周期觸發(fā)線程以及硬件中斷,并利
          • 關(guān)鍵字: DSP/BIOS  DM642  多線程  NDK  數(shù)據(jù)采集  

          基于FPGA和DSP的微振動傳感器信號采集系統(tǒng)設(shè)計

          • 摘要:為實現(xiàn)對雙M—Z型光纖微振動傳感器的振動信號進行實時檢測和處理,提出一種基于FPGA和DSP的數(shù)據(jù)采集和實時處理系統(tǒng)。通過描述系統(tǒng)的硬件設(shè)計原理和寄存器配置,以及軟件框架和流程,介紹了系統(tǒng)的設(shè)計和實
          • 關(guān)鍵字: FPGA  DSP  振動傳感器  信號采集    

          利用CPLD實現(xiàn)FPGA的快速加載

          • 基于SRAM的FPGA由于其可編程、可升級的特性,被廣泛應(yīng)用于現(xiàn)代通信系統(tǒng)中。由于其易失性,每次上電后都需要重新對FPGA進行加載。隨著通信系統(tǒng)復(fù)雜度的提高,F(xiàn)PGA配置文件越來越大,加載時間越來越長,嚴重影響系統(tǒng)的啟動時同。為了提高FPGA的加載效率,在此提出一種通過CPLD進行FPGA串行加載的方案。通過驗證,該方法既能能提高FPGA加載效率,又能節(jié)省CPU和FPGA的GIPO管腳,降低系統(tǒng)啟動時間,非常適用于現(xiàn)代復(fù)雜通信系統(tǒng)。
          • 關(guān)鍵字: CPLD  FPGA    
          共9854條 236/657 |‹ « 234 235 236 237 238 239 240 241 242 243 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();