fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基于DSP的內(nèi)嵌PCI總線的衛(wèi)星信號仿真器設(shè)計(jì)方案
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字: DSP 內(nèi)嵌PCI總線 衛(wèi)星信號 仿真器
賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨
- 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨,該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA,是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實(shí)現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距,而且
- 關(guān)鍵字: 賽靈思 FPGA Virtex-7
基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì)
- 基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì),摘要:以FPGA代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片,給出了CAN總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器,設(shè)計(jì)實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路?;趯AN總線控制器的功能分析,并應(yīng)用Veri
- 關(guān)鍵字: 節(jié)點(diǎn) 設(shè)計(jì) 通信 總線 FPGA CAN 基于
基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字: DSPBuilder FIR濾波器 FPGA Simulink
基于DSP的高速激光標(biāo)記控制系統(tǒng)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字: DSP 激光標(biāo)記 CPLD 控制系統(tǒng)
德州儀器推出音頻電容式觸摸BoosterPack
- 日前,德州儀器 (TI) 宣布推出基于 C5000? 超低功耗數(shù)字信號處理器 (DSP) 的音頻電容式觸摸 BoosterPack,可為微處理器應(yīng)用實(shí)現(xiàn)各種新功能,支持清晰音頻以及回放與錄制功能。該款最新音頻電容式觸摸 BoosterPack (430Boost-C55audio1) 是一款面向建議售價 4.30 美元 MSP430? LaunchPad 開發(fā)套件的插件電路板,也是 TI 首款DSP 完全由微控制器控制的解決方案,可幫助不具備 DSP 編程經(jīng)驗(yàn)的設(shè)計(jì)人員為其系統(tǒng)添加音頻以及其它實(shí)時特性。B
- 關(guān)鍵字: TI DSP BoosterPack
TI多內(nèi)核DSP在最小封裝中將高性能與超低功耗完美整合
- 日前,德州儀器 (TI) 宣布推出三款基于 KeyStone 多內(nèi)核架構(gòu)、采用 TMS320C66x 數(shù)字信號處理器 (DSP) 系列的最新器件,從而可提供不影響性能與易用型的業(yè)界最低功耗解決方案。TI 創(chuàng)新型 TMS320C665x DSP 完美整合了定點(diǎn)與浮點(diǎn)功能,可通過更小外形實(shí)現(xiàn)低功耗下的實(shí)時高性能。憑借 TI 最新 TMS320C6654、TMS320C6655 以及 TMS320C6657 多內(nèi)核 DSP,開發(fā)人員能夠更高效地滿足市場上各種高性能與便攜式應(yīng)用的重要需求,如任務(wù)關(guān)鍵型、工業(yè)自動化
- 關(guān)鍵字: TI DSP 多內(nèi)核
DSP處理器電源方案設(shè)計(jì)
- 為復(fù)雜的DSP處理器設(shè)計(jì)良好的電源是非常重要的。良好的電源應(yīng)有能力應(yīng)付動態(tài)負(fù)載切換并可以控制在高速處理器設(shè)計(jì)中存在的噪聲和串?dāng)_。DSP處理器中的不斷變化的瞬態(tài)是由高開關(guān)頻率和轉(zhuǎn)進(jìn)/轉(zhuǎn)出低功耗模式造成的。依賴
- 關(guān)鍵字: 方案設(shè)計(jì) 電源 處理器 DSP
HDLC的FPGA實(shí)現(xiàn)方法
- 1 引言 HDLC(High-level Data Link Control Procedures, 高級數(shù)據(jù)鏈路控制規(guī)程)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域,是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC(Application Specific Integr
- 關(guān)鍵字: HDLC FPGA 實(shí)現(xiàn)方法
FPGA平臺架構(gòu)用于復(fù)雜嵌入式系統(tǒng)
- 設(shè)計(jì)嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時優(yōu)化眾多設(shè)計(jì)因素。這些需要優(yōu)化的設(shè)計(jì)因素包括單位成本、NRE(不可回收工程)成本、功率、尺寸、性能、靈活性、原型制造時間、產(chǎn)品上市時間、產(chǎn)品在市場生存時間、可維護(hù)性、可
- 關(guān)鍵字: FPGA 架構(gòu) 嵌入式系統(tǒng)
fpga+dsp介紹
您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473