EEPW首頁(yè) >>
主題列表 >>
fpga+dsp
fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基于DSP BIOS的數(shù)字電視傳輸流網(wǎng)絡(luò)采集系統(tǒng)設(shè)計(jì)
- TCP/IP是因特網(wǎng)上傳輸數(shù)據(jù)所必需的協(xié)議,這種網(wǎng)絡(luò)通信模式在PC之間的實(shí)現(xiàn)已經(jīng)完善,但是體積、價(jià)格等因素限...
- 關(guān)鍵字: DSP公司 dsp開(kāi)發(fā)板 dsp教程 工業(yè)控制 網(wǎng)絡(luò)通信 多媒體處理 數(shù)字信號(hào)處理 DSP
基于DSP儲(chǔ)能飛輪用無(wú)刷直流電機(jī)的數(shù)字控制系統(tǒng)
- 1引言所謂飛輪儲(chǔ)能(FlywheelEnergyStorage,FES)技術(shù),就是利用高速旋轉(zhuǎn)的飛輪將能量以動(dòng)能的形式儲(chǔ)存起來(lái)...
- 關(guān)鍵字: dsp 工業(yè)控制 網(wǎng)絡(luò)通信 多媒體處理 數(shù)字信號(hào)處理 BLDC
3G手機(jī)語(yǔ)音識(shí)別應(yīng)用中DSP的選擇策略
- 隨著DSP技術(shù)的進(jìn)步,計(jì)算能力更強(qiáng)、功耗更低和體積更小的DSP已經(jīng)出現(xiàn),使3G手機(jī)上植入更精確更復(fù)雜的自動(dòng)語(yǔ)音識(shí)...
- 關(guān)鍵字: DSP公司 dsp開(kāi)發(fā)板 dsp教程 工業(yè)控制 網(wǎng)絡(luò)通信 多媒體處理 數(shù)字信號(hào)處理 DSP
G.723.1算法在DSP上的優(yōu)化
- 微計(jì)算機(jī)信息王偉黃俊恒1引言G.723.1是刪組織于1996年推出的一種低碼率的語(yǔ)音編碼算法標(biāo)準(zhǔn),也是目前該組...
- 關(guān)鍵字: DSP公司 dsp開(kāi)發(fā)板 dsp教程 工業(yè)控制 網(wǎng)絡(luò)通信 多媒體處理 數(shù)字信號(hào)處理 DSP
基于DSP的車(chē)輛狀態(tài)視頻檢測(cè)系統(tǒng)
- 基于DSP的車(chē)輛狀態(tài)視頻檢測(cè)系統(tǒng),摘要:論述了視頻檢測(cè)在智能交通領(lǐng)域的應(yīng)用,分析了目前交通信號(hào)機(jī)系統(tǒng)存在的不足。提出了以TMS320F2812為核心的視頻圖像運(yùn)動(dòng)目標(biāo)檢測(cè)方案,并進(jìn)行了方案的同步信號(hào)分離電路、系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì),以及信號(hào)采樣和數(shù)據(jù)處
- 關(guān)鍵字: DSP 視頻 數(shù)據(jù)
TMS320C641X系列DSP引導(dǎo)方法研究
- TMS320C641X系列DSP引導(dǎo)方法研究, 摘要:在進(jìn)行DSP產(chǎn)品化設(shè)計(jì)時(shí),BootLoader是一項(xiàng)關(guān)鍵技術(shù)。為了更好地解決數(shù)字信號(hào)處理器應(yīng)用程序的加載問(wèn)題,以TI公司641X系列DSP為例,詳細(xì)論述了DSP的兩種引導(dǎo)方法:ROM引導(dǎo)和主機(jī)HPI引導(dǎo),包括二次代碼編寫(xiě)、存
- 關(guān)鍵字: DSP
FIR濾波器的FPGA實(shí)現(xiàn)方法
- 為了給實(shí)際應(yīng)用中選擇合適FIR濾波器的FPGA實(shí)現(xiàn)結(jié)構(gòu)提供參考,首先從FIR數(shù)字濾波器的基本原理出發(fā),分析了FIR濾波器的結(jié)構(gòu)特點(diǎn),然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結(jié)構(gòu)型的實(shí)現(xiàn)方法,對(duì)于各種實(shí)現(xiàn)的結(jié)構(gòu)做了分析、比較以及優(yōu)化處理,特別是對(duì)基于FFT的FIR濾波器與傳統(tǒng)卷積結(jié)構(gòu)進(jìn)行了精確的數(shù)值計(jì)算比較,最后得出滿(mǎn)足于低階或高階的各種FIR濾波器實(shí)現(xiàn)結(jié)構(gòu)的適用范圍及其優(yōu)缺點(diǎn),并針對(duì)實(shí)際工程應(yīng)用提出了下一步需解決的問(wèn)題。
- 關(guān)鍵字: FPGA FIR 濾波器 實(shí)現(xiàn)方法
基于FPGA的24×24位低功耗乘法器的設(shè)計(jì)
- 通過(guò)對(duì)現(xiàn)有編碼算法的改進(jìn),提出一種新的編碼算法,它降低功耗的方法是通過(guò)減少部分積的數(shù)量來(lái)實(shí)現(xiàn)的。因?yàn)槌朔ㄆ鞯倪\(yùn)算主要是部分積的相加,因此,減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量,從而實(shí)現(xiàn)功耗的減低。在部分積的累加過(guò)程中.又對(duì)用到的傳統(tǒng)全加器和半加器進(jìn)行了必要的改進(jìn),避免了CMOS輸入信號(hào)不必要的翻轉(zhuǎn),從而降低了乘法器的動(dòng)態(tài)功耗。通過(guò)在Altera公司的FPGA芯片EP2CTOF896C中進(jìn)行功耗測(cè)試,給出了測(cè)試結(jié)果,并與現(xiàn)有的兩種編碼算法進(jìn)行了比較。功耗分別降低3.5%和8.4%。
- 關(guān)鍵字: FPGA 24位 低功耗 乘法器
基于FPGA的多時(shí)鐘片上網(wǎng)絡(luò)設(shè)計(jì)
- 本文介紹了一個(gè)基于FPGA 的高效率多時(shí)鐘的虛擬直通路由器,通過(guò)優(yōu)化中央仲裁器和交叉點(diǎn)矩陣,以爭(zhēng)取較小面積和更高的性能。同時(shí),擴(kuò)展路由器運(yùn)作在獨(dú)立頻率的多時(shí)鐘NoC 架構(gòu)中,并在一個(gè)3×3Mesh 的架構(gòu)下實(shí)驗(yàn),分析其性能特點(diǎn),比較得出多時(shí)鐘片上網(wǎng)絡(luò)具有更高的性能。
- 關(guān)鍵字: FPGA 多時(shí)鐘 片上網(wǎng)絡(luò)
基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)
- 針對(duì)使用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)存在的問(wèn)題,提出一種基于FPGA并采用DSP BuildIer作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計(jì)流程,設(shè)計(jì)了一個(gè)12階FIR低通數(shù)字濾波器,通過(guò)Quaxtus時(shí)序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測(cè)試對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明,所設(shè)計(jì)的FIR濾波器功能正確,性能良好。
- 關(guān)鍵字: Builder FPGA DSP 數(shù)字信號(hào)處理器
fpga+dsp介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473