EEPW首頁(yè) >>
主題列表 >>
fpga+dsp
fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基于TMS320LF2407A 和AT89S52 三相異步電機(jī)雙閉環(huán)調(diào)速控制系統(tǒng)設(shè)計(jì)
- 摘 要: 針對(duì)某裝備中三相交流異步電機(jī)調(diào)速的要求， 以TMS320LF2407A 和AT89S52 為核心采用磁場(chǎng)定向控制策略設(shè)計(jì)了一電流、轉(zhuǎn)速雙閉環(huán)調(diào)速控制系統(tǒng)， 給出了硬件原理框圖、關(guān)鍵器件、設(shè)計(jì)思想和程序流程圖。實(shí)驗(yàn)結(jié)
- 關(guān)鍵字： DSP
基于LPC2478 的網(wǎng)絡(luò)型電能質(zhì)量監(jiān)測(cè)裝置人機(jī)交互功能研發(fā)
- 摘要: 基于網(wǎng)絡(luò)型電能質(zhì)量監(jiān)測(cè)裝置的硬件結(jié)構(gòu)和功能，給出了在RealViewMDK 開(kāi)發(fā)環(huán)境下向LPC2478 微處理器移植mu;C/OS-Ⅱ嵌入式實(shí)時(shí)操作系統(tǒng)的過(guò)程，闡述了集成mu;C/GUI 圖形接口的實(shí)現(xiàn)步驟。給出了LPC2478 微處理器
- 關(guān)鍵字： DSP
基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘 要: 針對(duì)圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求， 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn)， 將算法分成兩部分分別交由FPGA 和DSP處理， 大大提高
- 關(guān)鍵字： FPGA，DSP
基于FPGA的8085A CPU結(jié)構(gòu)分析與實(shí)現(xiàn)
- 1 引 言
微型計(jì)算機(jī)原理幾乎是所有理工科類大學(xué)生的必修課目之一， 其重要性不言而喻。然而大多數(shù)教學(xué)側(cè)重于應(yīng)用方面， 對(duì)計(jì)算機(jī)的結(jié)構(gòu)及工作原理涉之不深， 因?yàn)闊o(wú)法做一個(gè)CPU 來(lái)演示。這樣學(xué)生不能真正了解 - 關(guān)鍵字： 8085A FPGA CPU 結(jié)構(gòu)分析
基于邏輯分析內(nèi)核的FPGA電路內(nèi)調(diào)試技術(shù)
- 隨著FPGA融入越來(lái)越多的能力，對(duì)有效調(diào)試工具的需求將變得至關(guān)重要。對(duì)內(nèi)部可視能力的事前周密計(jì)劃將能使研制組采用正確的調(diào)試戰(zhàn)略，以更快完成他們的設(shè)計(jì)任務(wù)。
“我知道我的設(shè)計(jì)中存在一個(gè)問(wèn)題，但我沒(méi)有很 - 關(guān)鍵字： FPGA 邏輯分析 電路 調(diào)試技術(shù)
Cadence為復(fù)雜的FPGA/ASIC設(shè)計(jì)提高驗(yàn)證效率
- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司,今天宣布在幫助ASIC與FPGA設(shè)計(jì)者們提高驗(yàn)證效率方面取得最新重大進(jìn)展。加上對(duì)最新Accellera Universal Verification Methodology (UVM) 1.0業(yè)界標(biāo)準(zhǔn)的全面支持，600多種新功能擴(kuò)展了指標(biāo)驅(qū)動(dòng)型驗(yàn)證(MDV)的范圍，幫助工程師實(shí)現(xiàn)更快、更全面的驗(yàn)證閉合與硅實(shí)現(xiàn)。
- 關(guān)鍵字： Cadence FPGA
高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)
- 摘要：基于高階累積量的數(shù)字調(diào)制信號(hào)識(shí)別算法在低信噪比環(huán)境下識(shí)別率較低。針對(duì)這一問(wèn)題，提出了高階累積量的改進(jìn)算法，通過(guò)調(diào)整特征參數(shù)的判別順序先識(shí)別出MASK信號(hào)的方式，取得了較好的效果。討論了該算法的FPGA設(shè)
- 關(guān)鍵字： FPGA 高階累積量 調(diào)制識(shí)別 改進(jìn)算法
利用LabVIEW和CompactRIO開(kāi)發(fā)慣性檢管器
- 挑戰(zhàn):尋找石油或者天然氣管道的參考位置，并確?？臻g誤差小于1米解決方案:通過(guò)使用LabVIE...
- 關(guān)鍵字： FPGA LabVIEW CompactRIO 慣性檢管器
采用WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用
- 采用WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用,提出一種設(shè)備冗余的系統(tǒng)設(shè)計(jì)方法， 為系統(tǒng)的故障檢測(cè)和切換技術(shù)提供了一種解決方案。利用此方法設(shè)計(jì)了雙冗余CAN 總線板卡以及在Window s XP 系統(tǒng)下的WDM 驅(qū)動(dòng)。該模塊工作穩(wěn)定， 數(shù)據(jù)傳輸可靠， 冗余切換切實(shí)可行。并可依據(jù)實(shí)際使用要求在線修改定時(shí)查詢時(shí)間。這種冗余實(shí)現(xiàn)方法在提高設(shè)備可靠性方面具有一定的實(shí)用價(jià)值。
- 關(guān)鍵字： FPGA
fpga+dsp介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473