fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA的同步測(cè)周期高精度數(shù)字頻率計(jì)的設(shè)計(jì)

摘要：本文介紹了一種同步測(cè)周期計(jì)數(shù)器的設(shè)計(jì)，并基于該計(jì)數(shù)器設(shè)計(jì)了一個(gè)高精度的數(shù)字頻率計(jì)。文中給出了計(jì)數(shù)器的VHDL編碼，并對(duì)頻率計(jì)的FPGA實(shí)現(xiàn)進(jìn)行了仿真驗(yàn)證，給出了測(cè)試結(jié)果。關(guān)鍵詞：頻率計(jì)；VHDL；FPGA；周期測(cè)量在現(xiàn)代數(shù)字電路設(shè)計(jì)中，采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計(jì)出各種復(fù)雜的時(shí)序和邏輯電路，具有設(shè)計(jì)靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA，采用同步測(cè)周期的方法來實(shí)現(xiàn)寬頻段高精度數(shù)字頻率計(jì)的設(shè)計(jì)。圖1 同步測(cè)周期計(jì)數(shù)器
關(guān)鍵字： FPGA VHDL 頻率計(jì) 周期測(cè)量

引言世界正處于高科技下一波快速增長(zhǎng)的開端， DSP已經(jīng)成為業(yè)界公認(rèn)的、將按指數(shù)增長(zhǎng)的技術(shù)焦點(diǎn)。目前，大多數(shù)DSP設(shè)計(jì)已經(jīng)能在半導(dǎo)體生產(chǎn)商(如T1、ADI、Freescale等)提供的通用DSP芯片上實(shí)現(xiàn)。通用處理器的價(jià)格相對(duì)比較便宜，并且有高質(zhì)量和廉價(jià)的編程工具、方便快速實(shí)現(xiàn)DSP算法的支持，但開發(fā)人員更希望在原型創(chuàng)建和調(diào)試過程中能進(jìn)行重新編程。圖1 通用DSP處理器的性能與通信領(lǐng)域需要的DSP處理性能的比較速度的需要現(xiàn)在，對(duì)電子系統(tǒng)的性能要求已經(jīng)超過了通用DSP處理器的能力。圖1顯示了由寬帶
關(guān)鍵字： DSP

LMB-018A是深圳拓微電子有限公司推出的內(nèi)含控制器和驅(qū)動(dòng)器的點(diǎn)陣式液晶顯示模塊。文中介紹了該模塊的原理及功能,給出了其與DSP接口的硬件電路和軟件設(shè)計(jì)方法。
關(guān)鍵字： DSP 接口原理模塊顯示 LMB-018A

在過去，想獲得更隹的嵌入式產(chǎn)品功能，設(shè)計(jì)者想到的不二法門往往是采用更新一代的晶片制程技術(shù)，要不然，這樣的硬體設(shè)計(jì)取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準(zhǔn)
關(guān)鍵字：嵌入式 FPGA DSP

2004年8月A版　　Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應(yīng)用需求。市場(chǎng)驅(qū)動(dòng)力　　隨著低復(fù)雜度FPGA器件成本的不斷下降，具有靈活性和及時(shí)面市優(yōu)勢(shì)的FPGA與 ASIC相比更有競(jìng)爭(zhēng)性，在數(shù)字消費(fèi)市場(chǎng)上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片，在全球擁有3,000多位客戶，對(duì)大批量低成本數(shù)字消費(fèi)市場(chǎng)有著巨大的影響，該市場(chǎng)消納了三分之一的器件
關(guān)鍵字： FPGA 嵌入式

介紹了一種利用雙口RAM實(shí)現(xiàn)DSP與單片機(jī)高速數(shù)據(jù)通信的方法，給出了它們之間的接口電路以及軟件實(shí)現(xiàn)方案。
關(guān)鍵字：電機(jī) 直流控制 DSP 利用

摘要：本文對(duì)一種適合于機(jī)器人控制的多軸控制器的總體結(jié)構(gòu)和相關(guān)知識(shí)進(jìn)行了介紹，并給出了控制器的詳細(xì)設(shè)計(jì)方案和工作流程。該控制器選用DSP為主處理器，采用電壓反饋的形式，可應(yīng)用于其它類似的控制機(jī)構(gòu)中。關(guān)鍵詞：DSP；機(jī)器人；控制器；CAN總線引言對(duì)于機(jī)器人控制技術(shù)，實(shí)時(shí)性和穩(wěn)定性是研究的重點(diǎn)。現(xiàn)階段，機(jī)器人控制的主要方法是在離線狀態(tài)下對(duì)步態(tài)進(jìn)行規(guī)劃，并在主控機(jī)上對(duì)機(jī)器人的運(yùn)動(dòng)進(jìn)行實(shí)時(shí)的補(bǔ)償，這種處理方法對(duì)處理器的運(yùn)算速度和處理能力提出了很高的要求。傳統(tǒng)的機(jī)器人控制器大多以
關(guān)鍵字： CAN總線 DSP 機(jī)器人控制器

嵌入式系統(tǒng)中FPGA的被動(dòng)串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動(dòng)串行配置方式實(shí)現(xiàn)對(duì)FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時(shí)序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
關(guān)鍵字：配置方式串行被動(dòng) 系統(tǒng) FPGA 嵌入式

介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn)，給出了用ACEX 1K系列器件EP1K10TC144－1實(shí)現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和仿真結(jié)果。
關(guān)鍵字： FPGA 數(shù)字頻率合成器