<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)專刊紙質(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓視頻吧>> 為低頻開關(guān)應用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進入fpga+dsp技術(shù)社區(qū)

FPGA系列相關(guān)圖書介紹

FPGA系列相關(guān)圖書介紹
關(guān)鍵字： VHDL FPGA CPLD AltiumDesign XilinxISE

基于FPGA的視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計

近年來，隨著視頻監(jiān)控系統(tǒng)在各個領(lǐng)域的廣泛應用，作為視頻監(jiān)近系統(tǒng)組成之一的多畫面處理器的應用也愈來愈普遍。如使用一臺九畫面處理器，則可在一臺監(jiān)視器上同時監(jiān)控9個目標，只需使用一臺錄像機便可對9路視頻信號同時實時錄像。目前多畫面處理器有黑白/彩色四、九、十六畫面處理器等6種類型。一般說來，多畫面處理器除了有畫面分割功能外，還須有視頻信號切換及報警功能。
關(guān)鍵字：處理器 FPGA 多畫面單片機視頻監(jiān)控設(shè)計

可編程邏輯器件設(shè)計技巧

可編程邏輯器件設(shè)計技巧
關(guān)鍵字：可編程邏輯器件設(shè)計技巧 FPGA PLD

FPGA開發(fā)板快速教程（二）

PLD是可編程邏輯器件（Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gate Array）的簡稱，兩者的功能基本相同，只是實現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。
關(guān)鍵字：基本教程 PLD FPGA 可編程邏輯

基于FPGA滑動相關(guān)法偽碼捕獲的實現(xiàn)

　　對于碼分多址的擴頻通信方式而言，只有當接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時，有用的信息才能被解出。因此，擴頻序列相位的捕獲與跟蹤是擴頻通信系統(tǒng)的關(guān)鍵，而偽碼序列相位的捕獲尤為重要?；瑒酉嚓P(guān)法是常用的方法之一。擴頻通信系統(tǒng)要求實時性，以及較高的數(shù)據(jù)處理速度，這正是FPGA的優(yōu)勢。所以在擴頻通信系統(tǒng)中，大量應用FPGA芯片作為前級處理芯片。
關(guān)鍵字：擴頻通信多址 FPGA 滑動相關(guān)法

FPGA開發(fā)板快速教程（一）

FPGA在復雜邏輯電路以及數(shù)字信號處理領(lǐng)域中扮演者越來越重要的角色，SOC（片上系統(tǒng)）以其低功耗，高性能，低成本，高可靠性等優(yōu)點成為嵌入式系統(tǒng)的發(fā)展趨勢。作為一個簡明的教程，主要宗旨是讓初學者快速地了解FPGA/SOPC（可編程片上系統(tǒng)）開發(fā)的流程。目前IT技術(shù)的發(fā)展可以說是一日千里，以本人的觀點來講，如果希望在電子設(shè)計領(lǐng)域有所作為，則必須具備快速掌握新技術(shù)的能力。
關(guān)鍵字： SOPC FPGA 快速教程開發(fā)板

基于FPGA的數(shù)字式心率計的設(shè)計實現(xiàn)

心率計是常用的醫(yī)學檢查設(shè)備，實時準確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的。
關(guān)鍵字： VHDL 數(shù)字式 FPGA 心率計設(shè)計

FPGA在無線網(wǎng)絡(luò)覆蓋優(yōu)化中的應用

Altera提供的FPGA具有豐富的邏輯，存儲器，I/O和DSP資源，另外豐富的IP核能夠幫助快速實現(xiàn)無線覆蓋優(yōu)化系統(tǒng)。本文主要探討移動通信直放站和遠端射頻單元RRU的特點，以及Altera的FPGA是如何幫助實現(xiàn)無線覆蓋優(yōu)化應用的。
關(guān)鍵字：無線網(wǎng)絡(luò) 覆蓋優(yōu)化 FPGA 應用

LabVIEW FPGA代碼模塊設(shè)計（IP核）

對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應用的、可復用且可擴展的代碼模塊?；谝呀?jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應用中得到更好的復用，也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用。
關(guān)鍵字： LabVIEW 代碼模塊 FPGA IP核

DSP的特點、發(fā)展趨勢與應用詳談

　　數(shù)字化技術(shù)正在極大地改變著我們的生活和體驗。作為數(shù)字化技術(shù)的基石，數(shù)字信號處理(DSP)技術(shù)已經(jīng)、正在、并且還將在其中扮演一個不可或缺的角色。DSP的核心是算法與實現(xiàn)，越來越多的人正在認識、熟悉和使用它。因此，理性地評價DSP器件的優(yōu)缺點，及時了解DSP的現(xiàn)狀以及發(fā)展趨勢，正確使用DSP芯片，才有可能真正發(fā)揮出DSP的作用。
關(guān)鍵字： DSP；發(fā)展趨勢

Virtex-II系列應用指南

本應用指南闡述了如何設(shè)計面向 Virtex?芯片的功率分配系統(tǒng)。涵蓋了功率分配系統(tǒng)和旁路電容或去耦電容的基本原理。文中介紹了設(shè)計和驗證功率分配系統(tǒng)的具體步驟和過程。最后一個部分討論了產(chǎn)生電源噪聲的其他原因，并提出了解決方案。
關(guān)鍵字： Virtex-II系列應用指南 FPGA

基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺的設(shè)計與實現(xiàn)

隨著電力電子技術(shù)的發(fā)展，離線開關(guān)電源在人們的日常生活中得到了日益廣泛的應用。在開關(guān)電源領(lǐng)域，各大半導體廠商對開關(guān)電源控制芯片的競爭也日趨激烈。因此，縮短控制芯片的開發(fā)周期及新產(chǎn)品的上市時間，是提高其競爭力的關(guān)鍵因素。
關(guān)鍵字：電源控制離線開關(guān)電源 FPGA

異步DSP核心設(shè)計方略:更低功耗,更高性能

　　目前，處理器性能的主要衡量指標是時鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時鐘。這種架構(gòu)非常普及，許多人認為它也是數(shù)字電路設(shè)計的唯一途徑。然而，有一種截然不同的設(shè)計技術(shù)即將走上前臺：異步設(shè)計。這一新技術(shù)的主要推動力來自硅技術(shù)的發(fā)展狀況。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務。異步設(shè)計具有功耗低、電路更可靠等優(yōu)點，被看作是滿足這一需要的途徑。
關(guān)鍵字：異步； DSP

用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)

隨著FPGA性能和容量的改進，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。
關(guān)鍵字：多普勒 DSP 測量系統(tǒng) FPGA

DMC130A控制器在雙液定量灌注機系統(tǒng)中的應用

利用DMC130A高精準的直線插補特性，驅(qū)動步進電機旋轉(zhuǎn)設(shè)定圈數(shù)，帶動齒輪泵，實現(xiàn)精確的雙液定量；利用DMC130A控制器的寄存器器指令、運算指令，實現(xiàn)對不同出膠比例靈活更改參數(shù)的需求；利用DMC300A控制器開放的顯示指令，實現(xiàn)了設(shè)備運行時狀態(tài)信息的顯示需求。
關(guān)鍵字： DMC130A 運動控制器自動化 FPGA 步進電機雙液定量灌注點膠機科瑞特

共9854條 71/657 |‹ « 69 70 71 72 73 74 75 76 77 78 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

手把手教你學習FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA
基于DSP的矢量控制系統(tǒng)的分析與實現(xiàn)

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();