fpga+mpu+mcu 文章 進入fpga+mpu+mcu技術(shù)社區(qū)
利用FPGA和分解器數(shù)字轉(zhuǎn)換器簡化角度測量
- 1 編碼器和分解器的類型 編碼器分為增量和絕對兩個基本類別。增量編碼器可以監(jiān)控輪軸上的兩個位置，可以在輪軸每次經(jīng)過這兩個位置時產(chǎn)生A或B脈沖。獨立的外部電動計數(shù)器然后從這些脈沖解讀出轉(zhuǎn)速和旋轉(zhuǎn)方向。雖然適用于眾多應(yīng)用，但是增量式計數(shù)器確實存在某些不足。例如，在輪軸停轉(zhuǎn)情況下，增量編碼器在開始運行之前必須首先通過調(diào)回到某個指定校準點來實現(xiàn)自身校準。另外，增量式計數(shù)器易受到電氣干擾的影響，導致發(fā)送到系統(tǒng)的脈沖不準確，進而造成旋轉(zhuǎn)計數(shù)錯誤。不僅如此，許多增量編碼器屬于光電器件，如果對目標應(yīng)用有影響，則
- 關(guān)鍵字： 編碼器 分解器 RDC FPGA 脈沖
Tcl在Vivado中的應(yīng)用
- Xilinx的新一代設(shè)計套件 Vivado 相比上一代產(chǎn)品 ISE， 在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進。 但是對初學者來說，新的約束語言 XDC 以及腳本語言 Tcl 的引入則成為了快速掌握 Vivado 使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級到 Vivado 的信心。 本文介紹了 Tcl 在 Vivado 中的基礎(chǔ)應(yīng)用，希望起到拋磚引玉的作用，指引使用者在短時間內(nèi)快速掌握相關(guān)技巧，更好地發(fā)揮 Vivado 在 FPGA 設(shè)計中的優(yōu)勢。 1
- 關(guān)鍵字： Xilinx VivadoTcl FPGA cells
基于瑞薩R7F0C002單片機的JJY數(shù)字電波鐘設(shè)計(上)
- 1 引言 隨著時代的發(fā)展，人類對于精確的時間越來越重視，像國防、衛(wèi)星、天氣監(jiān)控等系統(tǒng)，需要精確的時間來做資料的備份以及同步的處理。傳統(tǒng)的計時方式難以滿足日益精確的時間要求，融合了微電子技術(shù)、計算機技術(shù)、通訊技術(shù)與現(xiàn)代時頻技術(shù)的電波鐘正是成為合適的選擇。它接收授時中心以無線電長波傳送的標準時間信號，并通過內(nèi)置微處理器解碼處理，從而實現(xiàn)時間自動校準，使電波鐘表顯示的時間與國家的標準時間保持高度同步。 鑒于目前我國 BPC 低頻時碼格式尚未公開，我們只能制作接收日本 JJY60 信號的電波鐘表。
- 關(guān)鍵字： 瑞薩 JJY 單片機 R7F0C002 MCU LCD
Altera: FPGA集成硬核浮點DSP
- 1 FPGA浮點運算推陳出新 以往FPGA在進行浮點運算時，為符合IEEE 754標準，每次運算都需要去歸一化和歸一化步驟，導致了極大的性能瓶頸。因為這些歸一化和去歸一化步驟一般通過FPGA中的大規(guī)模桶形移位寄存器實現(xiàn)，需要大量的邏輯和布線資源。通常一個單精度浮點加法器需要500個查找表(LUT)，單精度浮點要占用30%的LUT，指數(shù)和自然對數(shù)等更復雜的數(shù)學函數(shù)需要大約1000個LUT。因此隨著DSP算法越來越復雜，F(xiàn)PGA性能會明顯劣化，對占用80%～90%邏輯資源的FPGA會造成嚴重的布線擁
- 關(guān)鍵字： Altera FPGA LUT DSP 數(shù)據(jù)通路
三相SPWM波形發(fā)生器的設(shè)計與仿真
- 本文提出了一種采用VHDL硬件描述語言設(shè)計新型三相正弦脈寬調(diào)制（SPWM）波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(shù)(DDS)為核心產(chǎn)生三相SPWM信號。并且利用VHDL設(shè)計了死區(qū)時間可調(diào)的死區(qū)時間控制器，解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時間控制的SPWM信號的問題。該方法在Quartus II 9.1環(huán)境平臺下進行了仿真驗證，并將設(shè)計程序下載到DE2-70實驗板進行實驗測試，用示波器測試得到了死區(qū)時間可控制的SPWM波形。
- 關(guān)鍵字： VHDL SPWM DDS 死區(qū)時間 FPGA 201505
聲納圖像動態(tài)范圍擴展與FPGA實現(xiàn)
- 本文針對成像聲納擴展圖像動態(tài)范圍和增強圖像細節(jié)的需求，提出了一種基于開方運算的動態(tài)范圍擴展方法?；谡n題組研制的多波束成像聲納原理樣機的研制，分析了數(shù)據(jù)動態(tài)范圍壓縮導致圖像細節(jié)丟失的原因及其對成像質(zhì)量的影響，采用JPL快速平方根近似算法改善了開方運算FPGA實現(xiàn)過程的資源占用和系統(tǒng)延時。最后，對改進設(shè)計方案進行了實驗驗證，通過多波束成像聲納系統(tǒng)的消聲水池實驗證明了本文動態(tài)范圍擴展方法的有效性和可行性，系統(tǒng)成像質(zhì)量改善明顯，達到優(yōu)化設(shè)計的預期目標。
- 關(guān)鍵字： 成像聲納 動態(tài)范圍 平方根 FPGA 波束成像 201505
無運放的權(quán)電阻網(wǎng)絡(luò)在單片機控制系統(tǒng)中的應(yīng)用(下)
- 接上篇 編程思路 對于電阻類數(shù)據(jù)，常用的數(shù)表有電阻數(shù)表、AD數(shù)表。 1. 電阻數(shù)表，優(yōu)點是直觀，方便后期查驗，與電源電壓無關(guān);缺點和AD值之間需要額外的計算，占用系統(tǒng)時間。 2. AD數(shù)表，優(yōu)點是MCU只需做比較而無需乘除，與電源電壓無關(guān);缺點是不直觀，需要保存好原始的計算表格以備查驗。 這里使用第二種AD數(shù)表，我們推導一下AD值與地址設(shè)置值之間的關(guān)系： 因為并聯(lián)電路和串聯(lián)電路都是線性電路，電源VCC的波動會直接導致輸出電壓波動，所以直接把VCC和Vref連接能
- 關(guān)鍵字： MCU PCB 電阻 AD數(shù)表 VCC
無運放的權(quán)電阻網(wǎng)絡(luò)在單片機控制系統(tǒng)中的應(yīng)用(上)
- 前言 命題的起源是一款RS485從機設(shè)計過程中，需要給它提供一個手動設(shè)置從機地址的功能，市面上同類產(chǎn)品，一般是兩種做法。 一種是純軟件，通過設(shè)備的RS485端口，按廠家給出的通信協(xié)議，比如Modbus RTU，修改它作為從機地址的寄存器的值，有些要求重啟才生效。優(yōu)點是節(jié)省了PCB面積和相關(guān)的元器件，缺點是操作麻煩，需要客戶先搭建軟硬件環(huán)境，把設(shè)備地址修改完后再安裝到系統(tǒng)里。 另一種是硬件上提供了撥碼開關(guān)，想修改地址時，撥成不同的地址組合就可以了。這種做法優(yōu)點是操作很簡單，不需要額外的
- 關(guān)鍵字： RS485 MCU PCB 單片機 電阻
基于FPGA的LZO實時無損壓縮的硬件設(shè)計
- 本文通過對多種壓縮算法作進一步研究對比后發(fā)現(xiàn)，LZO壓縮算法是一種被稱為實時無損壓縮的算法，LZO壓縮算法在保證實時壓縮速率的優(yōu)點的同時提供適中的壓縮率。如圖1(A)給出了Linux操作系統(tǒng)下常見開源壓縮算法的壓縮速率的測試結(jié)果，LZO壓縮算法速率極快;如圖1(B)給出了Gzip壓縮算法和LZO壓縮算法的壓縮率測試結(jié)構(gòu)，從圖中可以看出，LZO壓縮算法可以提供平均約50%的壓縮率。 1 LZO壓縮算法基本原理分析 1.1 LZO壓縮算法壓縮原理 LZO壓縮算法采用(重復長度L，指回
- 關(guān)鍵字： LZO FPGA LZSS RAM 壓縮算法
使用FPGA實現(xiàn)靈活的USB Type-C接口控制
- 1 USB Type-C接口介紹 二十年前，第一代通用串行總線(Universal Serial Bus, USB 1.0)的出現(xiàn)，為各自為政的電子行業(yè)通信標準注入了互通性。而最新發(fā)布的USB Type-C接口規(guī)范將USB技術(shù)提升到了一個新的高度，能夠滿足21世紀電子行業(yè)的需求，同時也將再一次改變計算機、消費類電子產(chǎn)品以及移動設(shè)備之間的互連方式。輕薄、堅固、無需區(qū)分插頭方向的USB Type-C連接器拓展了由USB 3.1超速(SuperSpeed+)規(guī)范定義的各項功能，采用雙通道實現(xiàn)高達20
- 關(guān)鍵字： FPGA USB Type-C 充電器 嵌入式
最小化ARM Cortex-M CPU功耗的方法與技巧
- 1 理解Thumb-2 首先，讓我們從一個看起來并不明顯的起點開始討論節(jié)能技術(shù)—指令集。所有Cortex-M CPU都使用Thumb-2指令集，它融合了32位ARM指令集和16位Thumb指令集，并且為原始性能和整體代碼大小提供了靈活的解決方案。在Cortex-M內(nèi)核上一個典型的Thumb-2應(yīng)用程序與完全采用ARM指令完成的相同功能應(yīng)用程序相比，代碼大小減小到25%之內(nèi)，而執(zhí)行效率達到90%(當針對運行時間進行優(yōu)化后)。 Thumb-2中包含了許多功能強大的指令，能夠有效減少
- 關(guān)鍵字： ARM Cortex-M CPU 存儲器 MCU
基于FPGA的高可靠全自動加樣器
- 1 系統(tǒng)方案 智能加樣器系統(tǒng)以FPGA為控制核心，通過控制步進電機的運動，結(jié)合到位傳感器，控制整個設(shè)備機械平臺的正常運轉(zhuǎn);通過處理液位傳感器信號和控制泵閥一體模塊，實現(xiàn)加樣功能;同時，采用無線網(wǎng)絡(luò)與安卓手機通訊，將安卓手機作為無線控制終端和數(shù)據(jù)顯示平臺。系統(tǒng)的設(shè)計方案如圖1所示。 為了提高系統(tǒng)加樣速率與效率，設(shè)計了以試管架作為加樣單位的加樣方式。如圖2所示，系統(tǒng)由步進電機帶動機械推臂和行車，實現(xiàn)試管架在進樣倉、加樣區(qū)與出樣倉之間的推動轉(zhuǎn)移，并在加樣區(qū)實現(xiàn)對試管的依次加樣。這種新型的加樣
- 關(guān)鍵字： FPGA 傳感器 液位探測 注射器 單片機
fpga+mpu+mcu介紹
您好，目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
歡迎您創(chuàng)建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。 創(chuàng)建詞條
fpga+mpu+mcu電路
fpga+mpu+mcu相關(guān)帖子
fpga+mpu+mcu資料下載
fpga+mpu+mcu專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473