fpga+mpu+mcu 文章 進入fpga+mpu+mcu技術(shù)社區(qū)
圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計
- 為改善紅外圖像的視覺效果和后續(xù)處理質(zhì)量，需要對圖像進行增強處理。在此介紹并實現(xiàn)了一種空間域圖像增強算法，自適應(yīng)分段線性拉伸算法。首先簡要分析算法原理，對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現(xiàn)方法進行了研究，以兼顧系統(tǒng)實時性和集成度為目的，提出灰度直方圖統(tǒng)計和拉伸運算等關(guān)鍵模塊的解決方案。通過試驗結(jié)果分析，對壓縮因子的選取提出建議。該設(shè)計的輸出延遲僅為62.-5ns，且具有實現(xiàn)簡單、集成度高、功耗低等優(yōu)點，適合在精確制導(dǎo)武器和導(dǎo)航系統(tǒng)中應(yīng)用。
- 關(guān)鍵字： FPGA 圖像自適應(yīng) 分段線性 算法
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計
- 提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術(shù)，以此技術(shù)為基礎(chǔ)，使用TMS320CDM642和EP2C35 FPGA相結(jié)合，設(shè)計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu)，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現(xiàn)了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。
- 關(guān)鍵字： FPGA DSP 實時圖像 壓縮系統(tǒng)
利用Virtex-5LXT應(yīng)對串行背板接口設(shè)計挑戰(zhàn)
- 采用串行技術(shù)進行高端系統(tǒng)設(shè)計已占很大比例。在《EETimes》雜志最近開展的一次問卷調(diào)查中，有92%的受訪者...
- 關(guān)鍵字： FPGA Virtex-5LXT 嵌入式 串行背板接口
基于VHDL語言的99小時定時器設(shè)計及實現(xiàn)
- 0引言傳統(tǒng)的定時器硬件連接比較復(fù)雜，可靠性差，而且計時時間短，難以滿足需要。本設(shè)計采用可編程芯片...
- 關(guān)鍵字： FPGA VHDL 定時器 EP1C6Q240C8
嵌入式處理芯片設(shè)計的新動向和新設(shè)計方式(上)
- 盡管國內(nèi)已有多家公司或科研單位研制出了一些自主版權(quán)的嵌入式微處理器，但是存在著性能、功耗、軟件兼容性、價格等問題，與國際水平還有較大的差距。根本原因是我們還是采用了傳統(tǒng)、過時的嵌入式微處理器的設(shè)計方式和體系結(jié)構(gòu)，沒有自己創(chuàng)新的設(shè)計技術(shù)和體系結(jié)構(gòu)。可以說，剛剛起步的國產(chǎn)嵌入式微處理器芯片的研發(fā)和產(chǎn)業(yè)化工作迫切需要采用全新的嵌入式微處理器的設(shè)計技術(shù)和體系結(jié)構(gòu)。 嵌入式微處理器的發(fā)展歷程 為了更好的了解嵌入式微處理器的發(fā)展趨勢，簡要了解一下其發(fā)展過程是必要的。嵌入式微處理器誕生于20世紀70年代
- 關(guān)鍵字： 嵌入式 微處理器 MCU
多功能數(shù)據(jù)采集處理系統(tǒng)實現(xiàn)
- 介紹了一種基于FPGA和DSP的多功能高速數(shù)據(jù)采集處理系統(tǒng)的設(shè)計，該系統(tǒng)的數(shù)據(jù)采集速度最高可達到105 Msps ,運算能力強，通過更改軟件可適用于大部分的高速數(shù)據(jù)處理場合，具有較強的通用性。
- 關(guān)鍵字： 數(shù)據(jù)采集 FPGA DSP 201007
基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計與實
- 設(shè)計實現(xiàn)了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設(shè)計的算法結(jié)構(gòu)和各個模塊的實現(xiàn)。設(shè)計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計仿真工具進行設(shè)計、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
- 關(guān)鍵字： FPGA FFT 移位寄存器 流水線結(jié)構(gòu)
TI技術(shù)研討會即將開始
- TI為您準備了一天豐富的研討會內(nèi)容，提供您: • 一系列的精彩演講，將由TI與合作夥伴的技術(shù)專家以及市場經(jīng)理介紹最新應(yīng)用技術(shù)，內(nèi)容涵蓋模擬及嵌入式設(shè)計方案。 • 一個技術(shù)演示區(qū)，現(xiàn)場將有超過30個演示攤位，讓您體驗最新的技術(shù)與創(chuàng)新。 千萬別錯過這個與業(yè)界專家互動的機會，名額有限，請立即報名! * 本次研討會僅針對在職工程師開放。謝謝配合! TI亞洲技術(shù)研討會提供超過 30堂技術(shù)與應(yīng)用解決方案演講，五個產(chǎn)品分會場包括： • 電源供應(yīng)設(shè)計
- 關(guān)鍵字： TI MCU DSP
基于FPGA的自適應(yīng)譜線增強系統(tǒng)設(shè)計
- 在此基于Altera公司的現(xiàn)場可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設(shè)計了自適應(yīng)譜線增強(ALE)處理系統(tǒng)。以FPGA為處理核心,實現(xiàn)數(shù)據(jù)采樣控制、數(shù)據(jù)延時控制、LMS核心算法和輸出存儲控制等。充分利用FPGA高速的數(shù)據(jù)處理能力和豐富的片內(nèi)乘法器,設(shè)計了LMS算法的流水線結(jié)構(gòu),保證整個系統(tǒng)具有高的數(shù)據(jù)吞吐能力和處理速度。并且通過編寫相應(yīng)的VHDL程序在QuartusⅡ軟件上進行仿真,仿真結(jié)果表明該設(shè)計可以快速、準確地實現(xiàn)自適應(yīng)譜線增強。
- 關(guān)鍵字： FPGA 譜線 系統(tǒng)設(shè)計
fpga+mpu+mcu介紹
您好，目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
歡迎您創(chuàng)建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。 創(chuàng)建詞條
fpga+mpu+mcu電路
fpga+mpu+mcu相關(guān)帖子
fpga+mpu+mcu資料下載
fpga+mpu+mcu專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473