<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

完善FPGA系統(tǒng)設(shè)計(jì)的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。
關(guān)鍵字： FPGA 系統(tǒng)設(shè)計(jì) 設(shè)計(jì)原則

FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

現(xiàn)場(chǎng)可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。本文簡(jiǎn)要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場(chǎng)可編程門陣列
關(guān)鍵字： FPGA ADC LVDS JESD204 接口方式

基于FPGA的RS(255，239)編譯碼器設(shè)計(jì)及實(shí)現(xiàn)方法

RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實(shí)現(xiàn)方
關(guān)鍵字： RS編譯碼 FPGA 伽羅華域 BM算法 Chien搜索

基于FPGA的數(shù)字存儲(chǔ)示波器對(duì)外圍芯片的控制設(shè)計(jì)

數(shù)字存儲(chǔ)示波器作為測(cè)試技術(shù)的重要工具，被廣泛應(yīng)用于各個(gè)領(lǐng)域，并逐步取代傳統(tǒng)模擬示波器。其采樣數(shù)據(jù)是波形運(yùn)算和分析的基礎(chǔ)，直接影響到整個(gè)數(shù)字存儲(chǔ)示波器的準(zhǔn)確性。從這點(diǎn)出來，提出采用現(xiàn)場(chǎng)可編程邏輯器件(
關(guān)鍵字：數(shù)字存儲(chǔ)示波器 FPGA

FPGA復(fù)位的可靠性設(shè)計(jì)方法

對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法，包括清除復(fù)位信號(hào)上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位
關(guān)鍵字： FPGA 復(fù)位可靠性同步復(fù)位異步復(fù)位

基于FPGA的車電總線接口技術(shù)研究

為提高集成架構(gòu)中車電總線通信速率，結(jié)合綜合化處理系統(tǒng)項(xiàng)目要求，采用雙總線結(jié)合的方式，利用CAN總線和FlexRay總線實(shí)現(xiàn)功能及搭配上的互補(bǔ)，提出一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的總線接口單元設(shè)計(jì)方案。通過FPGA完
關(guān)鍵字： FPGA FlexRay總線 CAN總線總線接口

基于FPGA高速大容量數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)

大容量數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)在工業(yè)自動(dòng)化生產(chǎn)、國(guó)防和軍事監(jiān)控及環(huán)境監(jiān)測(cè)等方面被廣泛應(yīng)用。為了能夠完整、準(zhǔn)確地捕獲到各種信號(hào)或者故障發(fā)生時(shí)的特征信號(hào)，需要對(duì)其進(jìn)行狀態(tài)監(jiān)測(cè)，并且要求監(jiān)測(cè)系統(tǒng)具備長(zhǎng)時(shí)間連續(xù)采集
關(guān)鍵字：數(shù)據(jù)采集存儲(chǔ) FPGA

利用FPGA對(duì)大規(guī)模MIMO信道進(jìn)行特性描述

多用戶MIMO(MUMIMO)是一種無線通信技術(shù)，采用基礎(chǔ)架構(gòu)節(jié)點(diǎn)(例如基站和接入點(diǎn))上的多個(gè)天線為多個(gè)客戶同時(shí)提供服務(wù)。MU-MIMO是未來無線標(biāo)準(zhǔn)中必不可少的組成部分，有望為繁忙的網(wǎng)絡(luò)帶來顯著的性能提升。人們預(yù)想隨著無
關(guān)鍵字： FPGA MIMO

利用Xilinx FPGA實(shí)現(xiàn)高效并行實(shí)時(shí)上采樣

本文介紹一種使用Virtex-6器件和免費(fèi)WebPACK工具實(shí)現(xiàn)實(shí)時(shí)四倍上采樣的方法。許多信號(hào)處理應(yīng)用都需要進(jìn)行上采樣。從概念上講，對(duì)數(shù)據(jù)向量進(jìn)行M倍上采樣的最簡(jiǎn)單方法是用實(shí)際頻率分量數(shù)的(M-1)倍個(gè)零填充數(shù)據(jù)向量的離散
關(guān)鍵字： Xilinx FPGA 采樣

FPGA設(shè)計(jì)規(guī)劃框架

這款久經(jīng)考驗(yàn)的FPGA開發(fā)框架是您通向完美項(xiàng)目執(zhí)行的通途。長(zhǎng)久以來新型FPGA的功能和性能已經(jīng)為它們贏得系統(tǒng)中的核心位置，成為許多產(chǎn)品的主要數(shù)據(jù)處理引擎。鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的
關(guān)鍵字： FPGA

通過實(shí)時(shí)改變使用率研究FPGA功耗行為

現(xiàn)代的FPGA 芯片能夠開發(fā)高性能應(yīng)用，但在這些設(shè)計(jì)中電源管理通常是一大限制因素。FPGA 器件的資源使用最能決定設(shè)計(jì)的容量和處理速度，但是增加資源就會(huì)提高功耗。更高的功耗會(huì)提高運(yùn)行成本、面積要求和結(jié)溫，而設(shè)計(jì)
關(guān)鍵字：賽靈思 FPGA

賽靈思FPGA受DLP數(shù)字影院投影儀青睞

賽靈思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數(shù)字影院投影儀產(chǎn)品，均采用了賽靈思Virtexreg;-5 FPGA系列產(chǎn)品。DLP數(shù)字影院投影儀符合美國(guó)數(shù)字影院計(jì)劃(DCI1)標(biāo)準(zhǔn)，擁有一系列優(yōu)異的
關(guān)鍵字： FPGA 賽靈思 DLP 投影儀 Virtex NEC

PLD將憑借高效低耗挑戰(zhàn)消費(fèi)電子領(lǐng)域

可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會(huì)提供的數(shù)據(jù)，PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長(zhǎng)最快的領(lǐng)域之一，高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
關(guān)鍵字： PLD FPGA CPLD

FPGA前輩分享

FPGA牛人的經(jīng)驗(yàn)談這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路，歡迎討論!我相信“如果有夢(mèng)想，就會(huì)實(shí)現(xiàn)!”在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特
關(guān)鍵字： EDA FPGA

在FPGA中實(shí)現(xiàn)嵌入式TCP／IP通信協(xié)議棧

引言隨著電子信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日益普遍，以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域，只要在設(shè)備上增加一個(gè)網(wǎng)絡(luò)接口并實(shí)現(xiàn)TCP/IP協(xié)議，就可以方便地接入到現(xiàn)有的網(wǎng)絡(luò)中，完成遠(yuǎn)程數(shù)據(jù)傳輸?shù)南嚓P(guān)功能。因此，嵌入式網(wǎng)絡(luò)技術(shù)一
關(guān)鍵字： TCP／IP FPGA LwIP 嵌入式系統(tǒng)

共6368條 103/425 |‹ « 101 102 103 104 105 106 107 108 109 110 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga：quartusⅡ資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA
量子計(jì)算機(jī)仿真器Qulacs的多SATA FPGA實(shí)現(xiàn)

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();