<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          基于FPGA的雙備份多路數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)

          • 隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高,實(shí)時(shí)處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí),但在一些特殊條件下,無法實(shí)時(shí)傳輸數(shù)據(jù),必須使用存儲(chǔ)測試方法。該方法是在不影響被測對(duì)象或在允許的范圍下,將微型存儲(chǔ)測試系統(tǒng)置入
          • 關(guān)鍵字: FPGA  備份  多路數(shù)據(jù)采集  存儲(chǔ)系統(tǒng)    

          名詞解釋:ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別與聯(lián)系

          • arm是一種嵌入式芯片,比單片機(jī)功能強(qiáng),可以針對(duì)需要增加外設(shè)。類似于通用cpu,但是不包括桌面計(jì)算機(jī)。DSP主要用來計(jì)算,計(jì)算功能很強(qiáng)悍,一般嵌入式芯片用來控制,而DSP用來計(jì)算,譬如一般手機(jī)有一個(gè)arm芯片,主要用
          • 關(guān)鍵字: SOC  區(qū)別  聯(lián)系  SOPC  CPLD  ARM  DSP  FPGA  名詞解釋  

          FPGA與CPLD的區(qū)別有哪些?

          • 盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn):①CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時(shí)序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
          • 關(guān)鍵字: FPGA  CPLD    

          JESD204標(biāo)準(zhǔn)解析,為什么我們要重視它?

          • 一種新的轉(zhuǎn)換器接口的使用率正在穩(wěn)步上升,并且有望成為未來轉(zhuǎn)換器的協(xié)議標(biāo)準(zhǔn)。這種新接口——JESD204——誕 ...
          • 關(guān)鍵字: JESD  數(shù)據(jù)轉(zhuǎn)換  FPGA  

          ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別和聯(lián)系

          • ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系?arm是一種嵌入式芯片,比單片機(jī)功能強(qiáng),可以針對(duì)需要增加外設(shè) ...
          • 關(guān)鍵字: ARM  DSP  FPGA  CPLD  SOPC  SOC    

          基于FPGA的高頻率ADC的實(shí)現(xiàn)

          • 數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外,F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
          • 關(guān)鍵字: FPGA  ADC  高頻    

          芯片廠商賽靈思描畫后摩爾時(shí)代FPGA將向何處去

          •   “未來賽靈思將不僅僅是一家FPGA的芯片廠商,而是向成為Smarter System All Programmable方案提供商轉(zhuǎn)型,我們將為客戶提供交鑰匙的解決方案?!碧岬劫愳`思的未來,其亞太區(qū)銷售與市場副總裁楊飛如是說。   賽靈思的這一藍(lán)圖在去年已經(jīng)初露端倪,而就在最近他們走出了面向具體應(yīng)用的第一步,即面向FPGA的優(yōu)勢領(lǐng)域--通信網(wǎng)絡(luò)應(yīng)用推出了一系列的基于7系列FPGA以及SoC FPGA產(chǎn)品的解決方案。   追根溯源   筆者在這里想帶大家一起回溯一下賽靈思的這
          • 關(guān)鍵字: 賽靈思  FPGA  

          京微雅格參加慕尼黑電子展 國產(chǎn)FPGA初露鋒芒

          •   上周,京微雅格(北京)科技有限公司參加了在上海舉辦的慕尼黑電子展 (electronica Shanghai) 展會(huì),現(xiàn)場展示了基于M1(衡山)和M5(金山)芯片的眾多系統(tǒng)應(yīng)用解決方案,包括多媒體人機(jī)交互界面、面向工業(yè)電子的控制應(yīng)用,面向醫(yī)療電子的應(yīng)用和面向安防監(jiān)控的寬動(dòng)態(tài)視頻補(bǔ)償應(yīng)用等,獲得現(xiàn)場觀眾的極大關(guān)注和一致好評(píng),紛紛為終于有了自己的國產(chǎn)FPGA而歡欣鼓舞。
          • 關(guān)鍵字: 京微雅格  FPGA  M5  

          基于嵌入式Linux和FPGA的千兆網(wǎng)數(shù)據(jù)傳輸?shù)膶?shí)現(xiàn)

          • 引言中國散裂中子源實(shí)驗(yàn)的簡圖如圖1所示,其原理是把中子束打在被測樣品(例如新藥品或機(jī)翼材料)上,探測被反射的中子位置就能計(jì)算出樣品的內(nèi)部結(jié)構(gòu)圖像,其特點(diǎn)如下: A/D采集通道多,每個(gè)通道的數(shù)據(jù)帶寬高,且需要把
          • 關(guān)鍵字: Linux  FPGA  嵌入式  千兆網(wǎng)    

          Achronix 22nm FPGA闖入,會(huì)攪動(dòng)FPGA業(yè)嗎?

          • 就在不久前Xilinx和Altera兩大戰(zhàn)車競相宣布要推出20nm FPGA時(shí),2月底,已聲稱要做22nm FPGA兩年的Achronix公司,正式宣布推出22納米3D Tri-Gate晶體管的FPGA樣片,其Speedster 22i系列HD1000型號(hào)的樣片已發(fā)運(yùn)給客戶,總裁兼CEO Robert Blake稱,預(yù)計(jì)今年2季度底或3季度初將量產(chǎn),并自己估計(jì)在工藝方面領(lǐng)先競爭對(duì)手兩年。
          • 關(guān)鍵字: Achronix  英特爾  FPGA  201303  

          設(shè)計(jì)FPGA系統(tǒng)應(yīng)了解的三個(gè)原則

          • 一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源,包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同,F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的,而是和設(shè)計(jì)本身的延遲緊密相連)。 在
          • 關(guān)鍵字: FPGA  系統(tǒng)    

          構(gòu)建基于PXI電子液壓制動(dòng)系統(tǒng)EHB駕駛員在回路混合仿真實(shí)驗(yàn)平臺(tái)

          • 研發(fā)EHB控制器的關(guān)鍵點(diǎn)在于通過大量測試實(shí)驗(yàn)掌握?qǐng)?zhí)行元件的工作性能,在模擬環(huán)境下有效地進(jìn)行參數(shù)仿真、軟件仿真,減少實(shí)際路面測試帶來的困難,并開發(fā)基于虛擬現(xiàn)實(shí)技術(shù)的混合仿真平臺(tái),在不同虛擬環(huán)境下由駕駛員產(chǎn)生的的實(shí)際操縱動(dòng)作對(duì)EHB快速原型的控制器進(jìn)行功能驗(yàn)證和逼真的產(chǎn)品性能演示。
          • 關(guān)鍵字: LabVIEW  EHB  FPGA  PWM  

          萊迪思宣布推出針對(duì)微型系統(tǒng)的世界上最小的FPGA

          • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布推出iCE40 LP384 FPGA,超低密度FPGA擴(kuò)展的iCE40系列的最小器件。能夠使設(shè)計(jì)人員快速地添加新的功能,使成本敏感、空間受限、低功耗的產(chǎn)品差異化,新的小尺寸FPGA對(duì)許多應(yīng)用是理想的選擇,諸如便攜式醫(yī)療監(jiān)護(hù)儀、智能手機(jī)、數(shù)碼相機(jī)、電子書閱讀器和緊湊的嵌入式系統(tǒng)。
          • 關(guān)鍵字: 萊迪思  FPGA  iCE40  

          基于FPGA的通信系統(tǒng)同步提取的實(shí)現(xiàn)

          • 在可靠的通信系統(tǒng)中,要保證接收端能正確解調(diào)出信息,必須要有一個(gè)同步系統(tǒng),以實(shí)現(xiàn)發(fā)送端和接收端的同步,因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡單的接收系統(tǒng)框圖如圖1所示。 本文介紹一種基于現(xiàn)場可編程
          • 關(guān)鍵字: FPGA  通信系統(tǒng)    

          基于FPGA的應(yīng)力應(yīng)變信號(hào)監(jiān)測系統(tǒng)的研究設(shè)計(jì)

          • 文中介紹了一種基于FPGA的多通道應(yīng)力應(yīng)變信號(hào)監(jiān)測系統(tǒng)的設(shè)計(jì)方案,該系統(tǒng)的研究為一些大型建筑結(jié)構(gòu)由于年代久遠(yuǎn)而需要維護(hù)、維修提供客觀依據(jù),主要闡述了前端信號(hào)采集電路硬件以及FPGA上各個(gè)控制模塊的設(shè)計(jì),系統(tǒng)可以通過NiosⅡ軟核修改FPGA中的各項(xiàng)采樣參數(shù),如采樣率、采樣通道數(shù)、起始通道等,來實(shí)現(xiàn)對(duì)不同對(duì)象的應(yīng)變情況進(jìn)行實(shí)時(shí)監(jiān)測,模擬實(shí)驗(yàn)表明系統(tǒng)運(yùn)行穩(wěn)定可靠,采集精度高,具有很高的實(shí)用價(jià)值。
          • 關(guān)鍵字: FPGA  應(yīng)力  信號(hào)監(jiān)測系統(tǒng)    
          共6368條 187/425 |‹ « 185 186 187 188 189 190 191 192 193 194 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();