<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          HDLC的FPGA實現(xiàn)方法

          •  1 引言  HDLC(High-level Data Link Control Procedures, 高級數(shù)據(jù)鏈路控制規(guī)程)廣泛應用于數(shù)據(jù)通信領(lǐng)域,是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用ASIC(Application Specific Integr
          • 關(guān)鍵字: HDLC  FPGA  實現(xiàn)方法    

          FPGA平臺架構(gòu)用于復雜嵌入式系統(tǒng)

          • 設(shè)計嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時優(yōu)化眾多設(shè)計因素。這些需要優(yōu)化的設(shè)計因素包括單位成本、NRE(不可回收工程)成本、功率、尺寸、性能、靈活性、原型制造時間、產(chǎn)品上市時間、產(chǎn)品在市場生存時間、可維護性、可
          • 關(guān)鍵字: FPGA  架構(gòu)  嵌入式系統(tǒng)    

          醫(yī)療電子平臺選擇:FPGA、ARM、DSP還是GPU?

          • 醫(yī)療電子平臺選擇:FPGA、ARM、DSP還是GPU?,“邁瑞對于處理器平臺的選擇有兩個看似矛盾的原則:lsquo;多rsquo;和lsquo;少rsquo;。其中l(wèi)squo;多rsquo;是指多樣性,我們知道無論是DSP、ARM、X86還是FPGA、GPU,每個平臺都有各自的優(yōu)點和缺陷,因此在設(shè)
          • 關(guān)鍵字: FPGA  ARM  DSP  GPU    

          Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗證的效能

          • 全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)(IP)供應商新思科技公司日前宣布:推出其最新版的Synplify Pro? 和Synplify? Premier 現(xiàn)場可編程門陣列(FPGA)綜合工具。Synplify 2012.03產(chǎn)品包括改進的綜合算法,它將運行時間提速最高達30%。此外,Synplify Premier軟件通過一種新的容錯并繼續(xù)功能而得到增強,以滿足FPGA設(shè)計師對快速周轉(zhuǎn)時間的需求;該軟件能使設(shè)計師在最后的硬件描述語言(HDL)編譯環(huán)節(jié)生成一份報告,并修正所有源自丟失或不正
          • 關(guān)鍵字: 新思科技  Synplify  FPGA  

          Altera發(fā)布了基于FPGA的視頻分析解決方案

          • 進一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢,Altera公司 (NASDAQ: ALTR)日前發(fā)布了面向監(jiān)控系統(tǒng)數(shù)字視頻錄像機(DVR)和網(wǎng)絡視頻錄像機(NVR)的四通道標準清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開發(fā),Altera最新的視頻分析解決方案支持用戶使用一片F(xiàn)PGA同時分析四路D1 480p/30fps (每秒幀數(shù))視頻通道。用戶可以在現(xiàn)有SD監(jiān)控投入上迅速高效的增加功能,不需要購買集成了分析功能的新攝像機。
          • 關(guān)鍵字: Altera  FPGA  

          Altera的FPGA OpenCL計劃大幅度縮短客戶開發(fā)時間

          • Altera公司(Nasdaq: ALTR)日前宣布,goHDR作為FPGA OpenCL計劃的早期試用客戶,通過Altera的FPGA OpenCL計劃,大幅度縮短了開發(fā)時間,顯著提高了性能。與Altera密切合作,goHDR將其專用C代碼導入到OpenCL標準中,不到一星期的時間便在FPGA中實現(xiàn)了這些代碼——使用傳統(tǒng)的HDL流程,這一過程一般需要3到6個月的時間。
          • 關(guān)鍵字: Altera  FPGA  

          用FPGA實現(xiàn)WCDMA下行擾碼

          • 1 概述在WCDMA中,加擾就是用一個偽隨機碼序列對擴頻碼進行相乘,對信號進行加密。上行鏈路物理信道加擾的作用是區(qū)分用戶,下行鏈路加擾可以區(qū)分小區(qū)和信道。WCDMA采用Gold碼作為擴頻序列的擾碼。Gold由兩個M序列相
          • 關(guān)鍵字: WCDMA  FPGA    

          基于FPGA的數(shù)字選頻器設(shè)計

          • 摘要:提出了一種基于FPGA的數(shù)字選頻器設(shè)計方案,該數(shù)字選頻器應用于八通道的GSM系統(tǒng)直放站,采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進行數(shù)字信號處理。給出了較詳細的硬件設(shè)計方案,并通過Agilent T
          • 關(guān)鍵字: FPGA  數(shù)字  選頻    

          基于FPGA和ARM的彩色圖像處理系統(tǒng)

          • 引言圖像處理技術(shù)的快速發(fā)展,使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動化程度中的應用越來越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機、圖像采集卡和計算機,有的基于CCD攝像機、解碼器、FPGA和DSP,而有的基于CMO
          • 關(guān)鍵字: FPGA  ARM  彩色圖像  處理系統(tǒng)    

          基于FPGA實現(xiàn)千兆以太網(wǎng)業(yè)務在SDH上的傳輸

          • 摘要:為了實現(xiàn)千兆以太網(wǎng)業(yè)務在SDH網(wǎng)絡上的傳輸(EOS),可以利用FPGA將以太網(wǎng)MAC數(shù)據(jù)幀在SDH數(shù)據(jù)幀中進行封裝和映射處理。介紹了GFP封裝協(xié)議以及虛級聯(lián)技術(shù),給出了FPGA內(nèi)部的模塊化設(shè)計方法。利用FPGA的強大功能和內(nèi)
          • 關(guān)鍵字: FPGA  SDH  千兆以太網(wǎng)  傳輸    

          FPGA測試方案隨需而變

          • 大容量、高速率和低功耗已成為FPGA的發(fā)展重點。嵌入式邏輯分析工具無法滿足通用性要求,外部測試工具可以把FPGA內(nèi)部信號與實際電路聯(lián)合起來觀察系統(tǒng)真實運行情況。隨著FPGA技術(shù)的發(fā)展,大容量、高速率和低功耗已經(jīng)成
          • 關(guān)鍵字: FPGA  測試方案    

          PCI總線協(xié)議的FPGA實現(xiàn)及驅(qū)動設(shè)計

          • 摘要:采用FPGA技術(shù),在ALTERA公司的FLEX6000系列芯片上實現(xiàn)了從設(shè)備模式PCI總線的簡化協(xié)議,并給出了Windows9x系...
          • 關(guān)鍵字: PCI總線  FPGA  虛擬設(shè)備  

          直接擴頻通信同步系統(tǒng)的FPGA設(shè)計與實現(xiàn)

          • 摘要:對直接擴頻通信同步系統(tǒng)進行了研究,使用PN碼作為擴頻序列,利用其良好的自相關(guān)性,提出一種新式的滑動相關(guān)法使收發(fā)端同步,并給出該系統(tǒng)的FPGA實現(xiàn)方法。利用ISE 10.1開發(fā)軟件仿真驗證,證明此方法可以提高運
          • 關(guān)鍵字: FPGA  通信  擴頻  滑動  相關(guān)  實現(xiàn)  系統(tǒng)  同步  直接  設(shè)計  

          基于PN序列幀的同步分析及FPGA實現(xiàn)

          • 摘要:闡述了一種導頻疊加的OFDM同步方法,利用具有良好的自相關(guān)性PN序列實現(xiàn)時偏和頻偏估計。在多徑信道條件下,通過Matlab仿真能較好地實現(xiàn)同步。然后利用Altera公司的芯片在QuartusⅡ8.0工具平臺上實現(xiàn)了OFDM同步
          • 關(guān)鍵字: FPGA  序列  分析      

          利用FPGA協(xié)處理器優(yōu)化汽車信息娛樂和信息通訊系統(tǒng)

          • 集成了數(shù)據(jù)通信、本地服務和視頻娛樂功能的高端汽車信息娛樂系統(tǒng)需要高性能的可編程處理技術(shù)支持,將FPGA協(xié)處理器整合進主流汽車信息通訊系統(tǒng)架構(gòu)是最理想的解決方案。本文提出了汽車娛樂系統(tǒng)的要求,討論了主流系統(tǒng)
          • 關(guān)鍵字: FPGA  協(xié)處理器  汽車信息娛樂  通訊系統(tǒng)    
          共6368條 228/425 |‹ « 226 227 228 229 230 231 232 233 234 235 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();