<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA的高速自適應(yīng)格型濾波器的實(shí)現(xiàn)

摘要：針對高速高靈敏度數(shù)字信號處理時(shí)對于自適應(yīng)濾波器的數(shù)值特性和實(shí)時(shí)性的要求，在一種自適應(yīng)格型聯(lián)合濾波器的基礎(chǔ)上提出算法改進(jìn)，采用馳豫超前流水線技術(shù)和時(shí)序重構(gòu)技術(shù)，在損失較小濾波性能的情況下，在FPGA中
關(guān)鍵字： FPGA 濾波器

cpld fpga 區(qū)別

系統(tǒng)的比較,與大家共享：盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點(diǎn):①ＣＰＬＤ更適 ...
關(guān)鍵字： cpld fpga

用一個(gè)時(shí)鐘在FPGA中計(jì)算直方圖

直方圖對數(shù)字?jǐn)?shù)據(jù)的分析通常是一種有用的工具。不過，要從一個(gè)直方圖獲得可靠的結(jié)果，必須獲得大量數(shù)據(jù)，通常是要...
關(guān)鍵字： FPGA

基于FPGA的UART接口開發(fā)方案

由于FPGA的功能日益強(qiáng)大，開發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來越明顯，可以在FPGA芯片上集成UART功能模塊，從...
關(guān)鍵字： FPGA UART接口

紅外目標(biāo)識別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

紅外目標(biāo)識別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn),現(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和
關(guān)鍵字： DSP FPGA 實(shí)現(xiàn) 系統(tǒng) 跟蹤目標(biāo) 識別紅外

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
關(guān)鍵字：系統(tǒng) 定時(shí) 同步通信水聲實(shí)現(xiàn) OFDM FPGA

一種基于FPGA的高速誤碼測試儀的設(shè)計(jì)

摘要：誤碼測試儀是檢測通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價(jià)格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測試儀，采用FPGA來完成控制和測試模塊的一體化設(shè)計(jì)，提高了
關(guān)鍵字： FPGA 誤碼測試儀的設(shè)計(jì)

基于FPGA的FIR濾波器的性能研究

摘要：目前FIR濾波器的一般設(shè)計(jì)方法比較繁瑣，開發(fā)周期長，如果采用設(shè)計(jì)好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
關(guān)鍵字： FPGA FIR 濾波器性能

基于FPGA的幅值可調(diào)信號發(fā)生器設(shè)計(jì)

摘要：針對信號發(fā)生器時(shí)輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器，控制FPGA產(chǎn)
關(guān)鍵字： FPGA 幅值信號發(fā)生器

基于FPGA的QDPSK調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了QDPSK信號的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案。采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖
關(guān)鍵字： QDPSK FPGA 調(diào)制器

S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

S2C 日前宣布其Verification Module技術(shù)（專利申請中）已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境，同時(shí)查看4個(gè)FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
關(guān)鍵字： S2C Xilinx FPGA

基于FPGA的混合信號驗(yàn)證流程

基于FPGA的混合信號驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號組件數(shù)量增加了，基本的功能驗(yàn)證對于硅初期能否成功也愈來愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
關(guān)鍵字：驗(yàn)證流程信號混合 FPGA 基于

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn),星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場的輻射和重粒子的沖擊，從而導(dǎo)致器件運(yùn)行出錯(cuò)，特別是存儲器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤，需要具有檢糾錯(cuò)功能的電路模塊對其進(jìn)行糾正，以免造成嚴(yán)重的后果。基于漢明碼的糾錯(cuò)
關(guān)鍵字：算法實(shí)現(xiàn) 邏輯糾錯(cuò) FPGA 基于

音頻編解碼芯片接口的FPGA應(yīng)用

音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過寄存器就可以方便地對其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語言在Max+Plus Ⅱ里實(shí)現(xiàn)，并進(jìn)行了驗(yàn)
關(guān)鍵字： FPGA 應(yīng)用接口芯片解碼音頻

一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

引　言數(shù)字相關(guān)器作為軟件無線電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對數(shù)字相關(guān)器
關(guān)鍵字：相關(guān) 數(shù)字實(shí)現(xiàn) FPGA DSP

共6368條 257/425 |‹ « 255 256 257 258 259 260 261 262 263 264 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga：quartusⅡ資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA
量子計(jì)算機(jī)仿真器Qulacs的多SATA FPGA實(shí)現(xiàn)

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();