<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計

摘要：設(shè)計了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個誘發(fā)電位儀的總體設(shè)計，討論了FPGA作為主芯片的各模塊集成設(shè)計，在此基礎(chǔ)上論述了ADSl258模／教轉(zhuǎn)換芯片的特點并給出了其與FPGA的接口電路設(shè)計。該誘發(fā)電位
關(guān)鍵字： FPGA 誘發(fā)電位系統(tǒng)設(shè)計

FPGA芯片EPXA10在圖像處理中的應(yīng)用

FPGA芯片EPXA10在圖像處理中的應(yīng)用, 本文所介紹的圖像驅(qū)動和處理系統(tǒng)正是應(yīng)用了EPXA10的這些特點，充分發(fā)揮了FPGA邏輯控制實現(xiàn)簡單、對大量數(shù)據(jù)做簡單處理速度快的優(yōu)勢以及ARM軟件編程靈活的特點。
1 內(nèi)嵌ARM核的FPGA芯片EPXA10及其主要特點
關(guān)鍵字：應(yīng)用圖像處理 EPXA10 芯片 FPGA

利用FPGA加密芯片的抗DPA攻擊電路設(shè)計

利用FPGA加密芯片的抗DPA攻擊電路設(shè)計,0 引言
近年來，現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)由于其高性能、低價格、高開發(fā)速度、方便的編程方式等特點得到了廣泛的應(yīng)用。但對FPGA進(jìn)行DPA(Differential Power Analysis，差分功耗分
關(guān)鍵字：攻擊電路設(shè)計 DPA 芯片 FPGA 加密利用

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案,本文設(shè)計基于FPGA/MCU的光電式滾轉(zhuǎn)角測量儀，安裝于實驗轉(zhuǎn)臺上，實時輸出滾轉(zhuǎn)角度值，為彈體的滾轉(zhuǎn)角測量提供對照基準(zhǔn)，并可與上位機(jī)進(jìn)行通信，將數(shù)據(jù)傳送到主機(jī)中進(jìn)行后續(xù)處理。　　系統(tǒng)整體方案　　滾轉(zhuǎn)角測量儀物
關(guān)鍵字：測量儀解決方案轉(zhuǎn)角光電 FPGA/MCU 技術(shù) 采用

FPGA低功耗設(shè)計注意事項

FPGA低功耗設(shè)計注意事項,FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度
關(guān)鍵字：注意事項設(shè)計功耗 FPGA

FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究

　O 引言　　近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測設(shè)備需要增加網(wǎng)絡(luò)實現(xiàn)遠(yuǎn)程數(shù)據(jù)傳輸?shù)墓δ?，只要那些設(shè)備上增加一個網(wǎng)絡(luò)接口并實現(xiàn)了TCP／I
關(guān)鍵字：通信系統(tǒng) 研究 Matlab 協(xié)議 IP FPGA TCP

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計,本設(shè)計是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
關(guān)鍵字：液晶顯示控制器設(shè)計 Verilog 語言 FPGA 硬件描述基于

FPGA的低功耗設(shè)計分析

FPGA的低功耗設(shè)計分析,FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。　　盡管基于90nm工藝的FPGA的功耗已低于先
關(guān)鍵字：分析設(shè)計功耗 FPGA

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計,Fution系列的FPGA是世界上首個基于Flash構(gòu)架的模數(shù)混合的FPGA，即在數(shù)字FPGA的基礎(chǔ)上加入了模擬電路部分，解決了傳統(tǒng)模擬電路和FPGA分離給設(shè)計帶來的諸多問題，降低了PCB板的制作難度，縮小了產(chǎn)品的體積。FPGA的可編
關(guān)鍵字：心電監(jiān)控應(yīng)用設(shè)計 FPGA 混合 Flash 構(gòu)架模數(shù) 基于

怎樣在FPGA中處理開關(guān)控制信號

怎樣在FPGA中處理開關(guān)控制信號,本系統(tǒng)設(shè)計利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實現(xiàn)各個視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計思想在FPGA中對撥動開關(guān)輸入信號做去抖動處理，然后對不同的開關(guān)操作進(jìn)行編碼，最后將信號送給DSP進(jìn)
關(guān)鍵字：控制信號開關(guān) 處理 FPGA 怎樣

Altera將啟用臺積電28nm制程工藝生產(chǎn)其FPGA芯片產(chǎn)品

　　可編程邏輯芯片設(shè)計商 Altera公司本周一宣布將使用臺積電公司的28nm LP(低功耗)制程技術(shù)制造其廉價型中端FPGA芯片產(chǎn)品。今年4月份，Altera公司曾宣布他們將使用臺積電的高性能(HP)28nm工藝制作其高端 Statix V FPGA產(chǎn)品，因此這次用同樣來自臺積電的28nm低功耗制程對應(yīng)其中端產(chǎn)品自然是順理成章。　　
關(guān)鍵字： Altera FPGA

藍(lán)牙HCI-UART主控制接口的FPGA設(shè)計與實現(xiàn)

摘要：藍(lán)牙技術(shù)作為一種短距離的無線通信技術(shù),具有巨大的發(fā)展?jié)摿?本文意從HCI層進(jìn)行藍(lán)牙技術(shù)的應(yīng)用開發(fā)...
關(guān)鍵字：藍(lán)牙 HCI-UART FPGA Verilog 通信

PAL一體化攝像機(jī)設(shè)計

摘要：基于ICX229AK CCD芯片組設(shè)計了具有VGA接口的一體化攝像機(jī)。采用DSP+FPGA+ASIC的構(gòu)架，完成了視頻信號的采集和多格式顯示。在FPGA中實現(xiàn)了自動聚焦、自動光圈等功能，并擴(kuò)展了鼠標(biāo)驅(qū)動及劃線、OSD顯示等實用功
關(guān)鍵字： DSP FPGA 視頻采集 CCD 傳感器 A／D

基于單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問題，同時為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ
關(guān)鍵字： FPGA 單片機(jī) 人機(jī)交互系統(tǒng)

AES算法中S-box和列混合單元的優(yōu)化及FPGA實現(xiàn)

美國國家標(biāo)準(zhǔn)與技術(shù)局(NationalInstituteofStandardandTechnology，NIST)于1997年1月提出發(fā)展AES(Ad...
關(guān)鍵字： FPGA AES算法 S-box

共6386條 292/426 |‹ « 290 291 292 293 294 295 296 297 298 299 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga：quartusⅡ資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();