<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          基于FPGA的快速9/7整形離散小波變換系統(tǒng)設(shè)計(jì)

          • 摘要:CCSDS圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)中采用9/7整形離散小波變換為核心算法,該算法結(jié)構(gòu)簡(jiǎn)單,易于硬件設(shè)計(jì)實(shí)現(xiàn)。文中基于FPGA設(shè)計(jì)實(shí)現(xiàn)了9/7整數(shù)離散小波變換系統(tǒng),設(shè)計(jì)中使用內(nèi)部RAM存儲(chǔ)方式,減小了對(duì)存儲(chǔ)器的需求量,同
          • 關(guān)鍵字: FPGA  離散小  波變換  系統(tǒng)設(shè)計(jì)    

          如何選用軟件無線電結(jié)構(gòu)設(shè)計(jì)器件

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 軟件無線電  ASIC  FPGA  

          Altera公布第二季度業(yè)績,季度股利增長

          •   Altera公司今天宣布,第二季度銷售達(dá)到4.693億美元,比2010年第一季度增長17%,比2009年第二季度增長68%。新產(chǎn)品銷售持續(xù)增長36%。2010年第二季度凈收入為1.806億美元,每股攤薄后收益0.58美元,與之相比,2010年第一季度凈收入為1.532億美元,每股攤薄后收益0.50美元,2009年第二季度凈收入達(dá)到0.474億美元,每股攤薄后收益為0.16美元。   本年度到目前為止,運(yùn)營現(xiàn)金流為3.786億美元。Altera本季度末流動(dòng)資金和短期投入達(dá)到21億美元。   Alte
          • 關(guān)鍵字: Altera  28nm  FPGA  

          賽靈思28納米FPGA明年量產(chǎn) 強(qiáng)攻ASIC陣地

          •   現(xiàn)場(chǎng)可編程邏輯閘陣列芯片(FPGA)近年來加速取代特殊應(yīng)用芯片(ASIC)市場(chǎng),F(xiàn)PGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品,可望加速FPGA取代ASIC市場(chǎng),賽靈思亞太區(qū)營銷及應(yīng)用總監(jiān)張宇清指出,28納米FPGA可大幅提升效能,并降低功耗與價(jià)格,拓展以往FPGA無法取代的ASIC市場(chǎng),加速FPGA 市場(chǎng)的成長力道。   張宇清指出,F(xiàn)PGA要取代ASIC市場(chǎng)有4大障礙,包括需要提高更大的容量、更高的系統(tǒng)效能、更低的功耗與更低的成本,過去在40納米雖然已有
          • 關(guān)鍵字: FPGA  ASIC  28納米  

          FPGA與DSP信號(hào)處理系統(tǒng)的散熱設(shè)計(jì)

          • FPGA與DSP信號(hào)處理系統(tǒng)的散熱設(shè)計(jì),引言
            隨著系統(tǒng)性能的不斷提升,系統(tǒng)功耗也隨之增大,如何對(duì)系統(tǒng)進(jìn)行有效的散熱,控制系統(tǒng)溫度滿足芯片的正常工作條件變成了一個(gè)十分棘手的問題。通常使用風(fēng)冷技術(shù)對(duì)系統(tǒng)進(jìn)行散熱。采用風(fēng)冷技術(shù)時(shí)要重點(diǎn)考慮散熱
          • 關(guān)鍵字: 散熱  設(shè)計(jì)  理系  處理  DSP  信號(hào)  FPGA  

          高速突發(fā)模式誤碼測(cè)試儀的FPGA實(shí)現(xiàn)方案

          • 摘要:突發(fā)模式誤碼測(cè)試儀與一般連續(xù)誤碼測(cè)試儀不同,其接收端在誤碼比對(duì)前要實(shí)現(xiàn)在十幾位內(nèi),對(duì)具有相位跳變特點(diǎn)的信號(hào)進(jìn)行時(shí)鐘提取和數(shù)據(jù)恢復(fù),并且在誤碼比對(duì)時(shí)須濾除前導(dǎo)碼和定界符,僅對(duì)有效數(shù)據(jù)進(jìn)行誤碼統(tǒng)計(jì)。
          • 關(guān)鍵字: FPGA  模式  誤碼測(cè)試儀  實(shí)現(xiàn)方案    

          基于FPGA的UART設(shè)計(jì)與實(shí)現(xiàn)

          • 介紹了應(yīng)用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)和實(shí)現(xiàn)通用異步收發(fā)器UART的方法。采用有限狀態(tài)機(jī)模型形式化描述了UART的功能,在此基礎(chǔ)上用硬件描述語言VHDL編程實(shí)現(xiàn)了UART,并使用QuartusⅡ軟件中的嵌入式邏輯分析儀SignalTapⅡ?qū)?shù)據(jù)傳輸進(jìn)行了檢測(cè),驗(yàn)證了設(shè)計(jì)的正確性。
          • 關(guān)鍵字: FPGA  UART    

          基于FPGA的短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)的設(shè)計(jì)

          基于WCDMA速率適配算法的FPGA設(shè)計(jì)

          • 基于WCDMA速率適配算法的FPGA設(shè)計(jì),隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加,傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此,以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動(dòng)通信系統(tǒng)(IMT-2000)應(yīng)運(yùn)而生。碼分多址(CDMA)由于
          • 關(guān)鍵字: FPGA  設(shè)計(jì)  算法  適配  WCDMA  速率  基于  

          基于FPGA的8B/10B編解碼設(shè)計(jì)

          • 摘要:為提高8B/10B編解碼的工作速度和簡(jiǎn)化邏輯方法,提出一種基于FPGA的8B/10B編解碼系統(tǒng)設(shè)計(jì)方案。與現(xiàn)有的8B/10B編解碼方案相比,該方案是一種利用FPGA實(shí)現(xiàn)8B/lOB編解碼的模塊方法,接收模塊在收到外部發(fā)送的
          • 關(guān)鍵字: FPGA  10B  編解碼    

          Altera Stratix V FPGA提供RLDRAM 3存儲(chǔ)器支持

          •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲(chǔ)器)。Stratix V FPGA采用新的存儲(chǔ)器體系結(jié)構(gòu),降低延時(shí),高效實(shí)現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲(chǔ)器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語音和數(shù)據(jù)。   Micron公司業(yè)務(wù)開發(fā)高級(jí)經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲(chǔ)器專門設(shè)
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計(jì)

          • 摘要:提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計(jì)方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語言設(shè)計(jì)IRIG-B直流時(shí)間碼的軟件。為了設(shè)置和
          • 關(guān)鍵字: IRIG-B  FPGA  DC  產(chǎn)生電路    

          基于FPGA的PCI硬件加解密卡設(shè)計(jì)

          • 摘要:提出一種基于FPGA的PCI硬件加解密卡的設(shè)計(jì)方案,用硬件加解密取代了傳統(tǒng)的軟件加解密,將加解密模塊和PCI接口模塊集成在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)。分析了PCI加解密卡的軟硬件的結(jié)構(gòu)和原理,詳細(xì)介紹了DESX加解密算法
          • 關(guān)鍵字: FPGA  PCI  硬件  加解密    

          基于CPLD/FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)

          • 根據(jù)CMI碼的特性,介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼,在Max+PlusⅡ開發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼,并得到仿真波形。實(shí)驗(yàn)結(jié)果表明,這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下,分別對(duì)“O”,“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
          • 關(guān)鍵字: CPLD  FPGA  CMI  編碼    
          共6368條 309/425 |‹ « 307 308 309 310 311 312 313 314 315 316 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();