<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          高速移動下OFDM均衡器的FPGA實現(xiàn)

          • 在高速移動下,OFDM系統(tǒng)載波間正交性被破壞,出現(xiàn)載波間干擾(ICI),嚴(yán)重影響系統(tǒng)性能,必須采用適當(dāng)?shù)木饧夹g(shù)以補償ICI。為了保證通信的有效性和實時性要求,使用FPGA實現(xiàn)了一種低復(fù)雜度的最小均方誤差(MMSE)OFDM均衡器算法。在ISE軟件平臺上使用Verilog語言編寫程序,并在Xilinx公司Virtex-2實驗板(XC2V930芯片)上對設(shè)計進行了驗證。
          • 關(guān)鍵字: OFDM  FPGA  移動  均衡器    

          基于FPGA芯片控制全彩LED大屏幕圖像顯示系統(tǒng)系統(tǒng)設(shè)計

          • 隨著數(shù)字技術(shù)的飛速發(fā)展,各種數(shù)字顯示屏也隨即涌現(xiàn)出來有l(wèi)ed、LCD、DLP等,各種數(shù)字大屏幕的控制系統(tǒng)多種多樣,有用ARM+FPGA脫機控制系統(tǒng),也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機控制系統(tǒng),在這里我們講述一種不僅
          • 關(guān)鍵字: 圖像  顯示系統(tǒng)  系統(tǒng)  設(shè)計  大屏幕  LED  FPGA  芯片  控制  

          基于FPGA的可調(diào)信號發(fā)生器

          • 摘要:基于FPGA的應(yīng)用技術(shù),采用Altera公司DE2-70開發(fā)板的CycloneⅡ系列EP2C70作為核心器件,設(shè)計了一種基于FPGA的新型可調(diào)信號發(fā)生器。通過QuartusⅡ軟件及Vetilog HDL編程語言設(shè)計LPM_ROM模塊定制數(shù)據(jù)ROM,并通過地
          • 關(guān)鍵字: FPGA  信號發(fā)生器    

          基于NiosⅡ的SD卡驅(qū)動程序開發(fā)

          • 基于NiosⅡ的SD卡驅(qū)動程序開發(fā),摘要:提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動設(shè)計的方法。采用Altera公司的FPGA可編程邏輯器件,構(gòu)建了NiosⅡ軟核處理器平臺,并在此之上實現(xiàn)了SD卡的驅(qū)動設(shè)計。實驗結(jié)果表明:設(shè)計提高了FPGA系統(tǒng)的設(shè)計靈活度,
          • 關(guān)鍵字: 程序開發(fā)  驅(qū)動  SD  Nios  基于  FPGA  ARM  

          水下激光成像距離選通同步控制電路設(shè)計

          • 摘要:在水下激光成像系統(tǒng)中,由于復(fù)雜的水下環(huán)境對激光傳輸?shù)挠绊戄^大,為了更加有效地實現(xiàn)距離選通功能,該同步控制電路的設(shè)計選用高性能的Altera Stratix III系列的FPGA。電路分為距離延遲和門延遲2個模塊,創(chuàng)新地
          • 關(guān)鍵字: 控制  電路設(shè)計  同步  距離  激光  成像  FPGA  

          使用用CPLD和Flash實現(xiàn)FPGA的配置

          • 電子設(shè)計自動化EDA(ElectronicDesignAutomation)是指以計算機為工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描...
          • 關(guān)鍵字: CPLD  FPGA  Flash  RAM  EDA  VHDL  

          基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計

          • 本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計的功能需求和性能需求,按照數(shù)據(jù)處理流程劃分功能模塊,以PM3388作...
          • 關(guān)鍵字: FPGA  PM3388  網(wǎng)絡(luò)接口  IPv6  

          軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略

          賽靈思發(fā)布ISE12.2強化部分可重配置FPGA技術(shù)

          •   全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計流程,以及智能時鐘門控技術(shù)的多項全新強化方案,可針對Virtex™®-6 FPGA設(shè)計中BRAM(block-RAM)降低24%的動態(tài)功耗。設(shè)計人員即日起即可下載ISE12.2設(shè)計套件,利用其簡便易用、直觀的部分可重配置設(shè)計流程,進一步降低功耗和整體系統(tǒng)成本。同時,最新推出的ISE版本還可提供一項低成本仿真方案, 支持嵌入式設(shè)計流程。   賽靈思 ISE
          • 關(guān)鍵字: Xilinx  FPGA  ISE12.2  

          并行NOR Flash在SOPC開發(fā)中的應(yīng)用設(shè)計

          • 引言隨著FPGA技術(shù)的發(fā)展,出現(xiàn)了一種新概念的嵌入式系統(tǒng),即SOPC(SystemOnProgrammableChip)。SOPC技...
          • 關(guān)鍵字: FPGA  SOPC  NOR  Flash  嵌入式  

          賽靈思發(fā)布提高了抗輻射性和性能的航天用FPGA

          •   美國賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領(lǐng)域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外,其規(guī)模也達到了13萬個邏輯單元,作為航天領(lǐng)域用FPGA中屬業(yè)界最高水準(zhǔn)。此外,還集成了最高速度為3.125Gbit/秒的高速收發(fā)器,并強化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。目前正在樣品供貨,將從2011年1~3月開始65nm工藝的量產(chǎn)。賽靈思表示:&ldquo
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  

          針對GPON突發(fā)模式接收器的低功耗FPGA方案

          • 帶服務(wù)能夠支持三重應(yīng)用(即支持語音、視頻和數(shù)據(jù))至第一英里的客戶,例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的...
          • 關(guān)鍵字: FPGA  GPON  低功耗  

          用FPGA構(gòu)建PCI Express端點器件最佳平臺

          • PCIExpress是一種使用時鐘數(shù)據(jù)恢復(fù)(CDR)技術(shù)的高速串行I/O互連機制。PCIExpress第一代規(guī)范規(guī)定的線速...
          • 關(guān)鍵字: FPGA  PCIExpress  CDR  時鐘數(shù)據(jù)恢復(fù)  

          DDR3存儲器接口控制器IP加速數(shù)據(jù)處理應(yīng)用

          • DDR3存儲器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而,和過去幾代(DDR和DDR2)器件相比,DDR3存儲器器件...
          • 關(guān)鍵字: FPGA  IP核  DDR3  數(shù)據(jù)處理  

          圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計

          • 為改善紅外圖像的視覺效果和后續(xù)處理質(zhì)量,需要對圖像進行增強處理。在此介紹并實現(xiàn)了一種空間域圖像增強算法,自適應(yīng)分段線性拉伸算法。首先簡要分析算法原理,對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現(xiàn)方法進行了研究,以兼顧系統(tǒng)實時性和集成度為目的,提出灰度直方圖統(tǒng)計和拉伸運算等關(guān)鍵模塊的解決方案。通過試驗結(jié)果分析,對壓縮因子的選取提出建議。該設(shè)計的輸出延遲僅為62.-5ns,且具有實現(xiàn)簡單、集成度高、功耗低等優(yōu)點,適合在精確制導(dǎo)武器和導(dǎo)航系統(tǒng)中應(yīng)用。
          • 關(guān)鍵字: FPGA  圖像自適應(yīng)  分段線性  算法    
          共6368條 310/425 |‹ « 308 309 310 311 312 313 314 315 316 317 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();