fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA的簡易頻譜分析儀

1 引言
目前，由于頻譜分析儀價格昂貴，高等院校只是少數(shù)實(shí)驗(yàn)室配有頻譜儀。但電子信息類教學(xué)，如果沒有頻譜儀輔助觀察，學(xué)生只能從書本中抽象理解信號特征，嚴(yán)重影響教學(xué)實(shí)驗(yàn)效果。
針對這種現(xiàn)狀提出一種
關(guān)鍵字： FPGA 頻譜分析儀

幀同步系統(tǒng)的FPGA設(shè)計與實(shí)現(xiàn)

1 引言
數(shù)字通信時，一般以一定數(shù)目的碼元組成一個個“字”或“句”，即組成一個個“幀”進(jìn)行傳輸，因此幀同步信號的頻率很容易由位同步信號經(jīng)分頻得出，但每個幀的開頭和末尾時刻卻無法由分頻器的輸出決定。為
關(guān)鍵字： FPGA 幀同步系統(tǒng)

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用,傳統(tǒng)的壓力傳感器系統(tǒng)結(jié)構(gòu)復(fù)雜，易受干擾，而智能傳感器系統(tǒng)能夠?qū)鞲衅?、?shù)據(jù)采集、微處理器和數(shù)據(jù)接口集成在一起，具有強(qiáng)大功能和良好抗干擾性能。在設(shè)計中利用FPGA具有構(gòu)建系統(tǒng)靈活，可實(shí)現(xiàn)片上系統(tǒng)的優(yōu)點(diǎn)，將系統(tǒng)中的嵌入式CPU、片上存儲器、數(shù)據(jù)接口電路以及數(shù)據(jù)采集控制模塊集成在一個芯片上，簡化了系統(tǒng)的設(shè)計；同時采用多種誤差消除方法，構(gòu)建一個具有零點(diǎn)漂移校準(zhǔn)、隨機(jī)誤差消除和溫度補(bǔ)償功能的智能壓力傳感器系統(tǒng)，給出了FPGA數(shù)據(jù)采集控制功能模塊的仿真結(jié)果。結(jié)果表明系統(tǒng)運(yùn)行正確。
關(guān)鍵字：系統(tǒng) 應(yīng)用傳感器壓力智能 FPGA 轉(zhuǎn)換器

基于單片機(jī)和FPGA的頻率特性測試儀的設(shè)計

1 引言
頻率特性是網(wǎng)絡(luò)的性能最直觀反映。頻率特性測試儀是測量網(wǎng)絡(luò)的幅頻特性和相頻特性，并顯示相應(yīng)曲線的一種快速、方便、動態(tài)、直觀的測量儀器，可廣泛應(yīng)用于電子工程領(lǐng)域。
該測試儀以掃頻外差為基本
關(guān)鍵字：測試儀設(shè)計特性頻率單片機(jī) FPGA 基于

一種基于FPGA的PXA270外設(shè)時序轉(zhuǎn)換接口設(shè)計

1 引言
ARCNET協(xié)議應(yīng)用于高速動車組列車通信網(wǎng)絡(luò)時，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時序不匹配問題，若用通用數(shù)字電路模塊進(jìn)行時序轉(zhuǎn)換，PXA270需占用PXA270專門的資源(CPU時間
關(guān)鍵字： FPGA 270 PXA 外設(shè)

Xilinx FPGA支持杜比數(shù)碼專業(yè)編碼器

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))日前宣布，現(xiàn)場可編程門陣列 (FPGA) 首次實(shí)現(xiàn)對多通道杜比數(shù)碼專業(yè)編碼功能的支持。利用這種實(shí)施在賽靈思 Virtex®-5 器件中的編碼功能，廣播設(shè)備開發(fā)人員可針對快速變化的設(shè)計要求做出極其靈活的反應(yīng)，充分滿足高性能、低功耗系統(tǒng)和精簡材料清單的需求，以降低開發(fā)成本。　　賽靈思與業(yè)界領(lǐng)先的可重配置多媒體與通信IP 模塊供應(yīng)商 Coreworks聯(lián)手協(xié)作，向 Virtex-5 FPGA 移植了
關(guān)鍵字： Xilinx FPGA 編碼器

基于FPGA和USB 2．0的高速CCD聲光信號采集系統(tǒng)

設(shè)計一個基于FPGA和USB 2．0接口控制芯片的高速線陣CCD聲光信號采集系統(tǒng)。FPGA是硬件電路系統(tǒng)的核心，主要完成線陣CCD時序脈沖的產(chǎn)生，專用A/D芯片的采樣控制以及FIFO緩存數(shù)據(jù)的片內(nèi)配置，并通過USB 2．0接口與上位機(jī)實(shí)現(xiàn)通信。討論并開發(fā)了USB 2．0接口控制芯片的固件程序、USB驅(qū)動程序及上位機(jī)應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)達(dá)到了設(shè)計要求，可廣泛應(yīng)用于相關(guān)領(lǐng)域的信號檢測。
關(guān)鍵字：信號采集系統(tǒng) 聲光 CCD FPGA USB 高速基于轉(zhuǎn)換器

寬帶數(shù)字接收機(jī)的研究及實(shí)現(xiàn)

1 引言
軟件無線電是一種基于高速、高精度A／D轉(zhuǎn)換器與高速FPGA／DSP器件，并以軟件為核心的嶄新體系結(jié)構(gòu)。受A/D轉(zhuǎn)換器制約，直接采樣處理射頻信號有一定難度，因此目前普遍采用中頻數(shù)字化方案：射頻信號首先進(jìn)
關(guān)鍵字：實(shí)現(xiàn) 研究接收機(jī) 數(shù)字寬帶 A／D轉(zhuǎn)換器 FPGA

拉普拉斯算子的FPGA實(shí)現(xiàn)方法

為了能快速實(shí)現(xiàn)Laplacian算子高頻增強(qiáng)功能，通過理論研究設(shè)計出該算子實(shí)現(xiàn)的硬件結(jié)構(gòu)。提出一種調(diào)用仿真軟件中宏功能塊快速實(shí)現(xiàn)算法的硬件實(shí)現(xiàn)模式。詳細(xì)介紹使用QuattusⅡ中Megafunctions宏功能模塊庫實(shí)現(xiàn)3×3模板Laplacian算子的過程。通過實(shí)驗(yàn)結(jié)果表明，用該方法實(shí)現(xiàn)的算子能夠取得良好的濾波效果，且設(shè)計方便、有效，為相似功能模塊的設(shè)計提供了新思路。
關(guān)鍵字： FPGA 拉普拉斯算子實(shí)現(xiàn)方法

DCT域數(shù)字水印算法的FPGA實(shí)現(xiàn)

1 引言
隨著計算機(jī)網(wǎng)絡(luò)和數(shù)字通信技術(shù)的迅速發(fā)展，數(shù)字技術(shù)使數(shù)字多媒體(數(shù)字視頻、數(shù)字音頻、數(shù)字圖像等)的傳輸與復(fù)制變得非常容易，但卻增加了多媒體信息被非法盜版的機(jī)會。數(shù)字作品的版權(quán)保護(hù)成為一個急需解
關(guān)鍵字： FPGA DCT 數(shù)字水印算法

基于FPGA的多按鍵狀態(tài)識別系統(tǒng)設(shè)計方案

1引言按鍵作為普通的輸入外設(shè)，在儀器儀表工業(yè)設(shè)備和家用電器中得到廣泛應(yīng)用。目前，按鍵輸入電路Ⅲ...
關(guān)鍵字： FPGA 多按鍵狀態(tài)識別設(shè)計

Sobel邊緣檢測的FPGA實(shí)現(xiàn)

為了采用FPGA來實(shí)時實(shí)現(xiàn)Sobel邊緣檢測，設(shè)計者往往自己編寫代碼。在此介紹基于QuartusⅡ提供的參數(shù)可設(shè)置宏功能模塊，實(shí)現(xiàn)Sobel邊緣檢測的新方案。該方案獲得了比用戶編寫的代碼更優(yōu)的綜合和實(shí)現(xiàn)結(jié)果，節(jié)省了寶貴的設(shè)計時間，并且獲得了很好的邊緣檢測效果。
關(guān)鍵字： Sobel FPGA 邊緣檢測

基于FPGA的微流控芯片電泳控制系統(tǒng)設(shè)計

1 概述
微型全分析系統(tǒng)的概念由Manz于20世紀(jì)90年代初提出，是集進(jìn)樣、樣品處理、分離檢測為一體的微型檢測和分析系統(tǒng)。微流控芯片是其主要部件，采用微電子機(jī)械系統(tǒng)技術(shù)集成了微管道、微電極等多種功能元器件。
關(guān)鍵字： FPGA 微流控芯片電泳控制系統(tǒng)設(shè)計

基于FPGA的DDS信號發(fā)生器設(shè)計

介紹基于DDS的信號發(fā)生器工作原理和設(shè)計過程，并對關(guān)鍵模塊及外圍電路進(jìn)行了仿真和誤差分析。經(jīng)功能驗(yàn)證和分析測試，達(dá)到了預(yù)定的各項(xiàng)技術(shù)指標(biāo)。旨在建立一種以FPGA為核心，功能可裁剪、波形任意調(diào)整的高性能信號發(fā)生器設(shè)計方法。采用該設(shè)計法將有效地降低開發(fā)成本，提高設(shè)計效率，并具有一定的工程指導(dǎo)意義和實(shí)用價值。
關(guān)鍵字： FPGA DDS 信號發(fā)生器

FPGA異步FIFO設(shè)計中的問題與解決辦法

隨著數(shù)字電子系統(tǒng)設(shè)計規(guī)模的擴(kuò)大，一些實(shí)際應(yīng)用系統(tǒng)中往往含有多個時鐘，數(shù)據(jù)不可避免地要在不同的時鐘域之間傳遞。如何在異步時鐘之間傳輸數(shù)據(jù)，是數(shù)據(jù)傳輸中一個至關(guān)重要的問題，而采用FIFO正是解決這一問題的
關(guān)鍵字： FPGA FIFO