<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          一種數(shù)字射頻存儲器的設(shè)計

          • 引 言
            現(xiàn)代電子戰(zhàn)孕育了DRFM的誕生,數(shù)字射頻存儲器是一種對射頻信號采樣、存儲、運算然后轉(zhuǎn)發(fā)的電子部件。DRFM對樣本信息保存下來后,根據(jù)需要加入調(diào)制信息;再通過高速DAC轉(zhuǎn)發(fā)出去,實現(xiàn)對目標的有效干擾。隨
          • 關(guān)鍵字: 設(shè)計  存儲器  射頻  數(shù)字  DRFM  FPGA  

          基于DDS技術(shù)的動態(tài)偏振控制器驅(qū)動電路研究

          • 引 言
            偏振控制器是一種重要的光器件,在光纖通信和傳感領(lǐng)域都有著廣泛的應(yīng)用。在光纖通信系統(tǒng)中,準確地控制光纖中的偏振態(tài),關(guān)系著系統(tǒng)的穩(wěn)定性和數(shù)據(jù)傳輸?shù)恼`碼率。然而在消偏型光纖陀螺中,準確測量光的偏振
          • 關(guān)鍵字: 驅(qū)動  電路  研究  控制器  動態(tài)  DDS  技術(shù)  基于  FPGA  

          在FPGA中實現(xiàn)源同步LVDS接收正確字對齊

          • 在串行數(shù)據(jù)傳輸中,數(shù)據(jù)接收端需要一些特定的信息來恢復(fù)出正確的字邊界,以確定串行碼流中哪些比特屬于原始并行數(shù)據(jù)里的同一時鐘節(jié)拍里的數(shù)據(jù),這一處理過程稱為字對齊(Word Aligner)。一些標準的協(xié)議會定義特殊的碼
          • 關(guān)鍵字: FPGA  LVDS    

          FPGA動態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計

          • 引 言
            FPGA動態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進行重新配置,配置過程中其余部分的工作不受影響。動態(tài)局部可重構(gòu)縮短了重構(gòu)的時間,減少了系統(tǒng)重構(gòu)的開銷,提高了系統(tǒng)的運行效率。局部動態(tài)
          • 關(guān)鍵字: FPGA  TBUF  動態(tài)  可重構(gòu)    

          通過在FPGA設(shè)計流程引入功率分析改善PCB的可靠性

          • 過去,F(xiàn)PGA設(shè)計人員考慮的是時序和面積使用率。但是,隨著FPGA正越來越多地取代ASSP和ASIC,設(shè)計人員期望開發(fā)功率較低的設(shè)計并提供更加精確的功率估計。最新FPGA分析軟件能提供一種精確和靈活的手段來模擬各種工作環(huán)
          • 關(guān)鍵字: FPGA  PCB  設(shè)計流程  分析    

          基于FPGA的高速運動目標單光幕測速系統(tǒng)設(shè)計

          • 引 言
            高速運動物體的物理狀態(tài)檢測分析一直以來都是一項重要的研究內(nèi)容,特別是對于高速運動物體瞬時運動速度的檢測。這是瞬態(tài)過程及效應(yīng)物理研究中的一個有待發(fā)展的領(lǐng)域,可能會導(dǎo)致極端條件下的新物理效應(yīng),
          • 關(guān)鍵字: FPGA  運動目標  測速  系統(tǒng)設(shè)計    

          基于FPGA的RFID板級標簽設(shè)計與實現(xiàn)

          • 引 言
            射頻識別(Radio Frequency Identification,RFID)技術(shù)是一種新興的非接觸式自動識別技術(shù),在工業(yè)自動化、商業(yè)自動化、交通運輸控制管理、防偽及軍事等眾多領(lǐng)域都有廣泛的應(yīng)用前景。它利用無線射頻方式進行
          • 關(guān)鍵字: FPGA  RFID  板級  標簽    

          基于EDA軟件和FPGA的IP核保護技術(shù)

          • 隨著電路復(fù)雜性的增加,越來越多的設(shè)計者開始采用擁有知識產(chǎn)權(quán)的、設(shè)計良好的功能模塊來加快系統(tǒng)開發(fā)。因此,需要相應(yīng)的技術(shù)手段保護這些功能模塊不被非法復(fù)制、篡改或竊取。針對FPGA開發(fā)中的知識產(chǎn)權(quán)保護問題,提出一種結(jié)合EDA軟件和FPGA的IP(Intellectual Proterty)核保護方法,有效的防止IP核被竊取,以及防止最終在FPGA上實現(xiàn)設(shè)計的非法復(fù)制。
          • 關(guān)鍵字: FPGA  EDA  軟件  IP核    

          Altera 40-nm Arria II GX FPGA符合PCIe Express 2.0規(guī)范

          •   Altera公司(NASDAQ: ALTR)今天宣布,其40-nm Arria® II GX FPGA符合PCI Express® (PCIe®) 2.0規(guī)范。器件成功通過了PCI-SIG實驗室的PCI-SIG®兼容性和通用性測試,現(xiàn)在名列PCI-SIG綜合供應(yīng)商名單中。Arria II GX FPGA的x8路配置支持PCIe Gen1端點應(yīng)用。   目前發(fā)售的Altera中端Arria II GX FPGA集成了收發(fā)器,數(shù)據(jù)速率高達3.75 Gbps,器件中嵌入了可
          • 關(guān)鍵字: Altera  Arria  FPGA  開發(fā)套件  

          Altera提供Arria II GX開發(fā)套件 加速3-Gbps應(yīng)用開發(fā)

          •   Altera公司今天宣布,開始提供Arria® II GX FPGA開發(fā)套件。用戶利用套件提供的硬件和軟件資源,可以快速評估并應(yīng)用Altera的中端40-nm FPGA——Arria II GX,在通信、廣播、計算機和存儲、測試和測量以及醫(yī)療和軍事應(yīng)用中,實現(xiàn)各類高性能數(shù)字功能。   Arria II GX FPGA開發(fā)套件包括完整的系統(tǒng),其組件經(jīng)過預(yù)先驗證,并提供硬件參考設(shè)計,從而幫助用戶縮短了開發(fā)時間。例如,開發(fā)套件提供PCI Express (PCIe) G
          • 關(guān)鍵字: Altera  Arria  FPGA  開發(fā)套件  

          Altium加快其軟件更新步伐

          •   Altium繼續(xù)在其下一代電子產(chǎn)品設(shè)計軟件Altium Designer中提供新功能,幫助電子產(chǎn)品設(shè)計人員站在新科技和潮流的最前沿。   Altium公司首席執(zhí)行官Nick Martin表示:“我們認為,讓用戶等待每隔數(shù)年才更新一次版本的產(chǎn)業(yè)模型已經(jīng)完全不符合當前的需求。”   此次最重要的新特性是基于網(wǎng)絡(luò)的軟件許可證管理和訪問選項。它使電子產(chǎn)品設(shè)計人員能夠有效地管理設(shè)計團隊、工作量及項目。   Altium Designer中的其他新特性包括針對板卡級設(shè)計人員的定制FP
          • 關(guān)鍵字: Altium  電子產(chǎn)品設(shè)計  FPGA  HDL  

          音頻信號分析儀

          • 引言
            音頻信號分析儀利用頻譜分析原理來分析被測信號的頻率、頻譜及波形。常用的頻譜分析方法有:掃頻法、數(shù)字濾波法、FFT法。這里提出一種基于FFT方法的音頻信號分析儀設(shè)計方案,通過快速傅里葉變換(FFT)把被測
          • 關(guān)鍵字: 分析儀  信號  音頻  單片機,F(xiàn)PGA,音頻,信號  

          賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標準,與前一代產(chǎn)品系列相比功耗降低50%,與競爭產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過了1-8通道配置的PCI-SIG PCI Express 2.0版本兼容性與互操作性測試,進一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設(shè)計資源。這一重大的里程碑事件有望加速高帶寬PCIe 2.0系統(tǒng)在通信
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

          臺積電可能調(diào)高財測 3Q成長挑戰(zhàn)兩位數(shù)

          •   晶圓雙雄法說本周隆重登場,臺積電在通訊與PC相關(guān)IC客戶投片積極下有機會調(diào)高原本第3季財測,單季挑戰(zhàn)兩位數(shù)成長,臺積電董事長張忠謀亦可望釋出謹慎、樂觀產(chǎn)業(yè)展望;而提早一天登場的聯(lián)電也預(yù)期,在先進制程產(chǎn)能吃緊及積極價格策略奏效下,成長率表現(xiàn)也不俗,可望高個位數(shù)成長;排名晶圓代工老三的新加坡特許(Chartered Semiconductor)則是已經(jīng)率先調(diào)升資本支出至5億美元。   晶圓代工本周法說將登場,臺積電、世界先進上周股價已率先表態(tài),完成填權(quán)息,預(yù)料臺積電30日壓軸法說最為關(guān)鍵,而世界先進第2
          • 關(guān)鍵字: 臺積電  晶圓  無線通訊  FPGA  

          基于FPGA的VGA圖象信號發(fā)生器設(shè)計

          • 1、引言 VGA(視頻圖形陣列)作為一種標準的顯示接口在視頻和計算機領(lǐng)域得到了廣泛的應(yīng)用。VGA圖像信號發(fā)生器是電視臺、電視機生產(chǎn)企業(yè)、電視維修人員常用的儀器,其主要功能就是產(chǎn)生標準的圖像測試信號。
          • 關(guān)鍵字: FPGA  VGA  圖象信號  發(fā)生器    
          共6368條 350/425 |‹ « 348 349 350 351 352 353 354 355 356 357 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();