<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          基于FPGA的無線通信收發(fā)模塊設(shè)計(jì)方案

          基于FPGA的HDB3編解碼器設(shè)計(jì)

          • 基于FPGA的HDB3編解碼器設(shè)計(jì),本方案設(shè)計(jì)模塊可以作為IP(Intellectual Property)核,與嵌入式處理器及其他功能模塊或IP芯核相結(jié)合在一片F(xiàn)PGA上構(gòu)成片上可編程系統(tǒng)SOPC,使得所設(shè)計(jì)的系統(tǒng)在其規(guī)模、可靠性、體積、功耗、性能等方面實(shí)現(xiàn)最優(yōu)化。
          • 關(guān)鍵字: 設(shè)計(jì)  解碼器  HDB3  FPGA  基于  編解碼器  

          基于FPGA的高速數(shù)據(jù)中繼器設(shè)計(jì)的研究

          • 1 前言 高速以太網(wǎng)可以滿足新的容量需求,解決了低帶寬接入、高帶寬傳輸?shù)钠款i問題,擴(kuò)大了應(yīng)用范圍,并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無傳輸距離的限制,只是在實(shí)際應(yīng)用中,物理層技術(shù)限制了最
          • 關(guān)鍵字: FPGA  高速數(shù)據(jù)  中繼器    

          賽靈思25周年論行業(yè)短長新款FPGA重拳出擊

          •         近日,賽靈思公司在北京舉辦隆重的25周年慶典,并宣布推出全新一代旗艦產(chǎn)品系列——高性能Virtex? -6和低成本Spartan? -6 FPGA,同時(shí)提出了“目標(biāo)設(shè)計(jì)平臺(tái)”的新理念。         出席慶典和新聞發(fā)布會(huì)的有賽靈思公司產(chǎn)品營銷高級(jí)總監(jiān)Chuck Tralka,亞太區(qū)執(zhí)行總裁/質(zhì)量管理和
          • 關(guān)鍵字: 賽靈思  Virtex  FPGA  

          基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計(jì)

          • 摘要:本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制,整個(gè)設(shè)計(jì)用VHDL語言描述,在QuartusⅡ平臺(tái)下進(jìn)行軟件編程實(shí)現(xiàn)正確的A/D轉(zhuǎn)換的工作時(shí)序控制過程,并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B
          • 關(guān)鍵字: FPGA  轉(zhuǎn)換  采樣  控制模塊    

          一種寬帶復(fù)接器的設(shè)計(jì)與實(shí)現(xiàn)

          基于單片機(jī)和FPGA的頻率特,tt測試儀

          • 介紹基于89S51單片機(jī)和FPGA的頻率特性測試儀的設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)利用DDS原理由FPGA經(jīng)D/A轉(zhuǎn)換產(chǎn)生掃頻信號(hào),再經(jīng)待測網(wǎng)絡(luò)實(shí)現(xiàn)峰值檢測和相位檢測,從而完成了待測網(wǎng)絡(luò)幅頻和相頻特性曲線的測量和顯示。經(jīng)過調(diào)試,示波器顯示待測網(wǎng)絡(luò)頻率范圍100 Hz~100 kHz的幅頻和相頻特性曲線,該系統(tǒng)工作穩(wěn)定,操作方便。
          • 關(guān)鍵字: tt  測試儀  頻率  FPGA  單片機(jī)  基于  轉(zhuǎn)換器  

          用FPGA實(shí)現(xiàn)靈活的汽車電子設(shè)計(jì)

          • 引言   微控制器在汽車和消費(fèi)類市場上得到了廣泛應(yīng)用,能夠以相對(duì)較低的成本實(shí)現(xiàn)系統(tǒng)高度集成。然而,這類產(chǎn)品也有潛在的成本問題。例如,如果元件功能不符合要求,就必須采用外部邏輯、軟件或者其他集成器件
          • 關(guān)鍵字: FPGA  汽車  電子設(shè)計(jì)    

          幾家公司聯(lián)合在亞洲啟動(dòng)協(xié)處理研討會(huì)

          •         安富利公司 (NYSE: AVT) 旗下安富利電子元件部、The MathWorks、德州儀器(TI) 和賽靈思(Xilinx)宣布將舉辦為期2天的協(xié)處理SpeedWay設(shè)計(jì)研討會(huì)(Co-Processing SpeedWay Design Workshop™)。研討會(huì)將以最新推出的Spartan-3A DSP FPGA / DaVinci開發(fā)平臺(tái)為基礎(chǔ),講解如何“用基于模型化的設(shè)計(jì)方法,進(jìn)行FP
          • 關(guān)鍵字: 安富利  德州儀器  FPGA  DSP  

          基于FPGA 的簡化UART 電路設(shè)計(jì)

          • 摘要: 本文闡述了通用異步發(fā)生器UART 的功能特點(diǎn),介紹了用硬件描述語言Verilog 來開發(fā)各個(gè)模塊,并給出仿真結(jié)果。本設(shè)計(jì)使用Altera 的FPGA 芯片,將UART 的核心功能嵌入到FPGA 內(nèi)部,能夠?qū)崿F(xiàn)異步通信的功能,可以
          • 關(guān)鍵字: FPGA  UART  電路設(shè)計(jì)    

          基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及 模擬信號(hào)處理的設(shè)計(jì)

          • 為保證線陣CCD在圖像測量中正常、穩(wěn)定工作,必須設(shè)計(jì)出適合其工作的時(shí)序驅(qū)動(dòng)電路。在分析TCDl501D線陣CCD驅(qū)動(dòng)時(shí)序關(guān)系的基礎(chǔ)上,通過分析CCD輸出的圖像信號(hào),給出了內(nèi)、外相關(guān)雙采樣的時(shí)序控制。最后,利用quanus7.2軟件平臺(tái)結(jié)合VHDL語言進(jìn)行開發(fā),對(duì)所需驅(qū)動(dòng)脈沖進(jìn)行仿真設(shè)計(jì)。仿真結(jié)果表明,該驅(qū)動(dòng)電路簡單、功耗小、成本低、抗干擾能力強(qiáng),適用于設(shè)備小型化的要求。
          • 關(guān)鍵字: FPGA  CCD  線陣  驅(qū)動(dòng)    

          基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

          • 簡單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理,提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法,并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。
          • 關(guān)鍵字: FPGA  全數(shù)字  鎖相環(huán)    

          基于FPGA的RS編碼器的設(shè)計(jì)與實(shí)現(xiàn)

          • RS碼是線性分組碼中一種典型的糾錯(cuò)碼,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤,在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog―HDL語言的RS(15,9)編碼器的設(shè)計(jì)方法,并在QuartusII 5.O軟件環(huán)境下進(jìn)行了功能仿真,仿真結(jié)果與理論分析相一致,該設(shè)計(jì)方法對(duì)實(shí)現(xiàn)任意長度的RS編碼有重要參考價(jià)值。
          • 關(guān)鍵字: FPGA  RS編碼器    

          基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 1、引言 視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端部分,正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用,如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  系統(tǒng)  采集  FPGA  圖像  基于  
          共6368條 362/425 |‹ « 360 361 362 363 364 365 366 367 368 369 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();