<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga:quartusⅡ

          fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析

          • fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析- FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
          • 關(guān)鍵字: fpga  

          fpga設(shè)計(jì)與應(yīng)用:智能小車(chē)設(shè)計(jì)方案

          • fpga設(shè)計(jì)與應(yīng)用:智能小車(chē)設(shè)計(jì)方案-整個(gè)系統(tǒng)由發(fā)送端(智能小車(chē)部分)和接收端(控制臺(tái):控制和顯示部分)組成
          • 關(guān)鍵字: fpga  

          FPGA的過(guò)去,現(xiàn)在和未來(lái)

          • FPGA的過(guò)去,現(xiàn)在和未來(lái)-自Xilinx在1984年創(chuàng)造出FPGA以來(lái),這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩(wěn)定性和長(zhǎng)期維護(hù)方面的優(yōu)勢(shì),在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地,在過(guò)去幾年也有極高的增長(zhǎng)率。而進(jìn)入了最近兩年,由于云計(jì)算、高性能計(jì)算和人工智能的繁榮,擁有先天優(yōu)勢(shì)的FPGA的關(guān)注度更是到達(dá)了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過(guò)去、現(xiàn)在與未來(lái)。
          • 關(guān)鍵字: fpga  xilinx  英特爾  

          FPGA應(yīng)用和設(shè)計(jì)要點(diǎn)詳細(xì)解析

          • FPGA應(yīng)用和設(shè)計(jì)要點(diǎn)詳細(xì)解析-FPGA的用處比我們平時(shí)想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元(LE)。早期的FPGA相對(duì)比較簡(jiǎn)單,所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成,LE由LUT(查找表)和D觸發(fā)器構(gòu)成,RAM也往往容量非常小
          • 關(guān)鍵字: fpga  

          fpga是什么?fpga經(jīng)典設(shè)計(jì)與應(yīng)用:基于FPGA的高速AD轉(zhuǎn)換系統(tǒng)

          • fpga是什么?fpga經(jīng)典設(shè)計(jì)與應(yīng)用:基于FPGA的高速AD轉(zhuǎn)換系統(tǒng)-在雷達(dá)設(shè)計(jì)中,需要對(duì)接收到的信號(hào)首先進(jìn)行模數(shù)轉(zhuǎn)換,其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性,最終影響雷達(dá)測(cè)量精度。介紹了一種基于FPGA,利用芯片ADS7890實(shí)現(xiàn)一種快速14位串行AD轉(zhuǎn)換,對(duì)系統(tǒng)的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
          • 關(guān)鍵字: fpga  

          FPGA基于CORDIC算法的求平方實(shí)現(xiàn)

          • FPGA基于CORDIC算法的求平方實(shí)現(xiàn)-CORDIC是在沒(méi)有專用乘法器(最小化門(mén)數(shù)量)情況下,一組完成特定功能的算法,包括平方、超越、Log、sin/cos/artan。原理為連續(xù)的旋轉(zhuǎn)一個(gè)較小的角度,以一定精度逼近想要的角度。
          • 關(guān)鍵字: FPGA  CORDIC  

          時(shí)序分析中的一些基本概念

          • 時(shí)序分析中的一些基本概念-時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題,也是FPGA開(kāi)發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái),先介紹時(shí)序分析中的一些基本概念。
          • 關(guān)鍵字: FPGA  時(shí)序分析  周期抖動(dòng)  

          使用VIVADO對(duì)7系列FPGA的高效設(shè)計(jì)心得

          • 使用VIVADO對(duì)7系列FPGA的高效設(shè)計(jì)心得-隨著xilinx公司進(jìn)入20nm工藝,以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn),與其配套的EDA工具——新一代高端FPGA設(shè)計(jì)軟件VIVADO也備受關(guān)注和飽受爭(zhēng)議。
          • 關(guān)鍵字: FPGA  VIVADO  賽靈思  

          Board從入門(mén)到精通系列(六)

          • Board從入門(mén)到精通系列(六)-由于更新了開(kāi)發(fā)工具,所以本篇博客有必要重復(fù)前面的內(nèi)容,今天首先演示如何利用Vivado開(kāi)發(fā)純邏輯工程,即只在PL上進(jìn)行開(kāi)發(fā)。
          • 關(guān)鍵字: FPGA  Vivado  OpenRISC  

          ZYNQ器件的啟動(dòng)配置方法

          • ZYNQ器件的啟動(dòng)配置方法-無(wú)任是用CPU作為系統(tǒng)的主要器件,還是用FPGA作為系統(tǒng)的主要器件,系統(tǒng)設(shè)計(jì)中首先要考慮到的問(wèn)題就是處理器的啟動(dòng)加載問(wèn)題。
          • 關(guān)鍵字: FPGA  XILINX  賽靈思  

          Board從入門(mén)到精通(五):軟硬件協(xié)同設(shè)計(jì)

          • Board從入門(mén)到精通(五):軟硬件協(xié)同設(shè)計(jì)-Zynq最大的優(yōu)勢(shì)在于,同時(shí)具備軟件、硬件、IO可編程,即All Programmable。在設(shè)計(jì)Zynq過(guò)程中,同樣要建立一種意識(shí),就是從原來(lái)單純的軟件思維(或單純的硬件思維)中解脫,轉(zhuǎn)向軟硬件協(xié)同設(shè)計(jì)的開(kāi)發(fā)方法。
          • 關(guān)鍵字: Board  Zynq  FPGA  

          FPGA開(kāi)發(fā)基本流程

          • FPGA開(kāi)發(fā)基本流程-FPGA是可編程芯片,因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、 存儲(chǔ)器、輸入輸出接口電路以及其他設(shè)備,軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。
          • 關(guān)鍵字: FPGA  微電子  SOC  

          從可編程器件發(fā)展看FPGA未來(lái)趨勢(shì)

          • 從可編程器件發(fā)展看FPGA未來(lái)趨勢(shì)-可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個(gè)階段,即從20世紀(jì)70年代初到70年代中為第1段,20世紀(jì)70年代中到80年代中為第2階段,20世紀(jì)80年代到90年代末為第3階段,20世紀(jì)90年代末到目前為第4階段。
          • 關(guān)鍵字: FPGA  可編程器件  賽靈思  

          底層內(nèi)嵌功能單元與軟核、硬核以及固核

          • 底層內(nèi)嵌功能單元與軟核、硬核以及固核-內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?,F(xiàn)在越來(lái)越豐富的內(nèi)嵌功能單元,使得單片F(xiàn)PGA 成為了系統(tǒng)級(jí)的設(shè)計(jì)工具,使其具備了軟硬件聯(lián)合設(shè)計(jì)的能力,逐步向SOC 平臺(tái)過(guò)渡。
          • 關(guān)鍵字: FPGA  賽靈思  DLL  
          共6384條 53/426 |‹ « 51 52 53 54 55 56 57 58 59 60 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();