<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga:quartusⅡ

          基于MSP430和Cyclone II的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

          • 隨著信息技術(shù)和網(wǎng)絡(luò)化進(jìn)程的發(fā)展,網(wǎng)絡(luò)通信安全問題日益突出?,F(xiàn)場(chǎng)可編程門陣列(FPGA)以其自身設(shè)計(jì)靈活、可靠性高的優(yōu)點(diǎn)廣泛應(yīng)用于加密領(lǐng)域。
          • 關(guān)鍵字: MSP430  CycloneII  網(wǎng)絡(luò)數(shù)據(jù)  FPGA  

          FPGA設(shè)計(jì)中的功耗

          • 隨著FPGA的密度越來越高,設(shè)計(jì)者們正在節(jié)能降耗方面取得越來越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢(shì)的另一個(gè)原因是FPGA正在越來越廣泛地應(yīng)用于智能手機(jī)、媒體播放器、游戲機(jī)、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機(jī)/攝像機(jī)等
          • 關(guān)鍵字: 時(shí)鐘頻率  總體功耗  FPGA  

          利用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

          • 數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過程中的一個(gè)重要環(huán)節(jié),目前大部分?jǐn)?shù)據(jù)存儲(chǔ)系統(tǒng)都是用內(nèi)置工控機(jī)的方法完成數(shù)據(jù)保存任務(wù),這種方法系統(tǒng)功耗大,硬件成本高,不適用于具有內(nèi)記功能要求的系統(tǒng)。本系
          • 關(guān)鍵字: DSP  直接控制  FPGA  硬盤  存儲(chǔ)控制  

          關(guān)于FPGA在直流電機(jī)位置控制中的應(yīng)用

          • 在直流電機(jī)控制系統(tǒng)中,被控制量一般都是電機(jī)的轉(zhuǎn)速,控制的目的是保持電機(jī)的轉(zhuǎn)速在所需要的定值上。但在實(shí)際生產(chǎn)過程中,電機(jī)帶動(dòng)生產(chǎn)機(jī)械或者其他負(fù)載運(yùn)動(dòng)的表現(xiàn)不一定都是轉(zhuǎn)速,也可能是使生產(chǎn)機(jī)械或其機(jī)構(gòu)產(chǎn)生一定的位置變化,這時(shí)需要的控制量就不再是電機(jī)的轉(zhuǎn)速,而是控制對(duì)象的直線位移,因此需將電機(jī)的轉(zhuǎn)速輸出轉(zhuǎn)換為電機(jī)的位移輸出。
          • 關(guān)鍵字: 直流電機(jī)  位置控制  FPGA  

          用低成本FPGA實(shí)現(xiàn)低延遲變化的CPRI

          • 無線TEM(電信設(shè)備制造商)正受到布署基站架構(gòu)的壓力,這就是用更小體積、更低功耗、更低制造成本來建立,部署和運(yùn)營(yíng)。達(dá)到此目的的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器,用它們來直接驅(qū)動(dòng)各自的天線。這稱為射頻拉遠(yuǎn)技術(shù)(RRH)。通過基于SERDES的公共無線接口(CPRI)將基帶數(shù)據(jù)傳回到基站。本文主要闡述特定的低延遲變化的設(shè)計(jì)思想,在低成本FPGA上利用嵌入式SERDES收發(fā)器和CPRI IP(知識(shí)產(chǎn)權(quán))核實(shí)現(xiàn)。
          • 關(guān)鍵字: CPRI  遠(yuǎn)程基站  FPGA  

          基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計(jì)

          • 實(shí)時(shí)操作系統(tǒng)RTOS(Real Time Operating System)由于具有調(diào)度的實(shí)時(shí)性、響應(yīng)時(shí)間的可確定性、系統(tǒng)高度的可靠性等特點(diǎn),被越來越多地應(yīng)用在嵌入式系統(tǒng)中,如:航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等眾多領(lǐng)域。
          • 關(guān)鍵字: μC/OS-II  FPGA  RTOS  

          現(xiàn)場(chǎng)可編程門陣列的供電

          • FPGA概述  現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種可編程邏輯器件,由成千上萬個(gè)完全相同的可編程邏輯單元組成,周圍是輸入/輸出單元構(gòu)成的外設(shè)。制造完成后,F(xiàn)PGA可以在工作現(xiàn)場(chǎng)編程,以
          • 關(guān)鍵字: I/O模塊  VCCINT  FPGA  

          一種基于VC++程序的FPGA重配置方案設(shè)計(jì)

          • 引言隨著大規(guī)模集成電路的快速發(fā)展,系統(tǒng)設(shè)計(jì)已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率,使有限的資源可以實(shí)現(xiàn)更大規(guī)模的邏輯設(shè)計(jì)。利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過重新下
          • 關(guān)鍵字: VC++  PCI總線  FPGA  

          使用基于FPGA的高速硬件在環(huán)仿真器進(jìn)行電機(jī)控制器測(cè)試

          • 電機(jī)在現(xiàn)代生活中扮演著重要角色。出于對(duì)安全、成本及效率的考慮,工程師——尤其是混合電動(dòng)力汽車(HEV)工程師——往往希望在特定的真實(shí)環(huán)境下通過仿真電機(jī)模型對(duì)電機(jī)控制器進(jìn)行測(cè)試。
          • 關(guān)鍵字: 環(huán)仿真器  電機(jī)控制器  FPGA  

          基于FPGA的數(shù)字波束形成技術(shù)的工程實(shí)現(xiàn)

          • 數(shù)字波束形成技術(shù)充分利用陣列天線所獲取的空間信息,通過信號(hào)處理技術(shù)使波束獲得超分辨率和低副瓣的性能,實(shí)現(xiàn)了波束的掃描、目標(biāo)的跟蹤以及空間干擾信號(hào)的零陷,因而數(shù)字波束形成技術(shù)在雷達(dá)信號(hào)處理
          • 關(guān)鍵字: 數(shù)字波束形成技術(shù)  信號(hào)處理器  FPGA  

          一種基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

          • 可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢(shì),廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域,近年來在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大
          • 關(guān)鍵字: LED  控制器  FPGA  

          賽靈思針對(duì)工業(yè)影像應(yīng)用降低高性能視頻處理成本與功耗

          • 可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))在德國(guó)紐倫堡召開的 2010 年全球嵌入式展覽會(huì)(Embedded World 2010)上推出賽靈思 Spartan?-6 FPGA 工業(yè)影像目標(biāo)設(shè)計(jì)平臺(tái),為低成本、低功耗的工業(yè)影像系統(tǒng)加速高性能視頻處理應(yīng)用開發(fā)。工業(yè)設(shè)備 OEM 廠商現(xiàn)在就可快速構(gòu)建并評(píng)估具有高清影像分辨率、專用影像傳感器接口,以及智能視頻和高級(jí)影像處理算法的可再編程影像解決方案。
          • 關(guān)鍵字: 賽靈思  OEM  FPGA  

          基于FPGA和USB 2.0的高速CCD聲光信號(hào)采集系統(tǒng)

          • 系統(tǒng)采用現(xiàn)場(chǎng)FPGA作為硬件設(shè)計(jì)核心,使用Veritog語(yǔ)言。進(jìn)行硬件描述,使系統(tǒng)更靈活,可在線編程,便于擴(kuò)展和升級(jí)。這里的CCD驅(qū)動(dòng)時(shí)序采用狀態(tài)機(jī)與分頻相結(jié)合的新方法,實(shí)際測(cè)試驅(qū)動(dòng)波形穩(wěn)定且沒有毛刺,CCD輸出信號(hào)質(zhì)量高。USB應(yīng)用于Slave FIFO高速傳輸模式,滿足了高速CCD聲光信號(hào)采集的要求,具有實(shí)時(shí)性、高速、穩(wěn)定、可靠等特點(diǎn)。
          • 關(guān)鍵字: USB2.0  CCD  FPGA  聲光信號(hào)采集  

          理解FPGA中的壓穩(wěn)態(tài)

          • FPGA 設(shè)計(jì)人員可以通過增大tMET ,采用增加同步寄存器時(shí)序余量等設(shè)計(jì)方法來提高系統(tǒng)可靠性,增大亞穩(wěn)態(tài)MTBF。Altera 確定了其 FPGA 的MTBF 參數(shù),改進(jìn)器件技術(shù),從而增大了亞穩(wěn)態(tài)MTBF。使用Altera FPGA 的設(shè)計(jì)人員可以利用Quartus II 軟件功能來報(bào)告設(shè)計(jì)的亞穩(wěn)態(tài)MTBF,優(yōu)化設(shè)計(jì)布局以增大MTBF。
          • 關(guān)鍵字: 壓穩(wěn)態(tài)  MTBF  FPGA  

          ACTEL FPGA在便攜式系統(tǒng)中的應(yīng)用分析

          • 在上世紀(jì)最后的十年里,重復(fù)可編程邏輯器件大放異彩,在通信行也得到了廣泛的應(yīng)用,這一時(shí)期FPGA 競(jìng)爭(zhēng)基本上集中在容量,性能, IO 標(biāo)準(zhǔn)方面。而在便攜應(yīng)用方面因?yàn)镕PGA 的高昂的價(jià)格,驚人的功耗基本上很少應(yīng)用。
          • 關(guān)鍵字: Actel  便攜式系統(tǒng)  FPGA  
          共6368條 59/425 |‹ « 57 58 59 60 61 62 63 64 65 66 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();