fpga-ask 文章 進入fpga-ask技術(shù)社區(qū)
FPGA研發(fā)之道(9)架構(gòu)設計漫談(四)并行與復用
- FPGA其在眾多器件中能夠被工程師青睞的一個很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個很重要的方式。 數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡單，但是設計上卻是相當復雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計算結(jié)構(gòu)如下圖所示： ? 上圖中：前端處理單元負責將進入數(shù)據(jù)信息，分配到多個計算單元中，圖中為3個計算單元(幾個根據(jù)所需的性能計算得
- 關(guān)鍵字： FPGA 架構(gòu)設計 并行
FPGA研發(fā)之道(8)架構(gòu)設計漫談(三)時鐘和復位
- 接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時鐘和復位。 時鐘：根據(jù)時鐘的分類，可以分為邏輯時鐘，接口時鐘，存儲器時鐘等; (1)邏輯時鐘取決與邏輯的關(guān)鍵路徑，最終值是設計和優(yōu)化的結(jié)果，從經(jīng)驗而不是實際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達100-200Mhz之間，根據(jù)各系列的先后性能會有所提升，但不是革命性的。 (2)接口時鐘，異步信號的時序一般也是通過FPGA片內(nèi)同步邏輯產(chǎn)生，一般
- 關(guān)鍵字： FPGA 架構(gòu)設計 復位
FPGA研發(fā)之道(6)架構(gòu)設計漫談(一)流驅(qū)動和調(diào)用式
- 勿用諱言，現(xiàn)在國內(nèi)FPGA開發(fā)還處于小作坊的開發(fā)階段，一般都是三、四個人，七八臺機器.小作坊如何也能做出大成果。這是每個FPGA工程師都要面臨的問題。架構(gòu)設計是面臨的第一關(guān)。經(jīng)常有這樣的項目，需求分析，架構(gòu)設計匆匆忙忙，號稱一兩個月開發(fā)完畢，實際上維護項目就花了一年半時間。主要包括幾個問題，一，性能不滿足需求。二，設計頻繁變更。三，系統(tǒng)不穩(wěn)定，調(diào)試問題不收斂。 磨刀不誤砍柴工，F(xiàn)PGA設計的需求分析是整個設計第一步。如何將系統(tǒng)的功能需求，轉(zhuǎn)換成FPGA的設計需求，是FPGA架構(gòu)設計的首要問題。首
- 關(guān)鍵字： FPGA 架構(gòu)設計 SOPC
基于DDS的頻譜分析儀設計
- 1 引言 直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點。在此，設計了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測信號與本征頻率混頻，實現(xiàn)信號的頻譜分析。 2 系統(tǒng)設計 圖1給出系統(tǒng)設計框圖，主要由本機振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產(chǎn)生正弦掃頻輸出信號，然后經(jīng)濾波、程控放大得到穩(wěn)定輸出，與經(jīng)放大處理的被測信號混頻，再經(jīng)放
- 關(guān)鍵字： DDS FPGA AD985l
基于FPGA的簡易頻譜分析儀
- 1 引言 目前，由于頻譜分析儀價格昂貴，高等院校只是少數(shù)實驗室配有頻譜儀。但電子信息類教學，如果沒有頻譜儀輔助觀察，學生只能從書本中抽象理解信號特征，嚴重影響教學實驗效果。 針對這種現(xiàn)狀提出一種基于FPGA的簡易頻譜分析儀設計方案，其優(yōu)點是成本低，性能指標滿足教學實驗所要求的檢測信號范圍。 2 設計方案 圖1為系統(tǒng)設計總體框圖。該系統(tǒng)采用C8051系列單片機中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數(shù)字信號算法處理單元。系統(tǒng)設計
- 關(guān)鍵字： FPGA 頻譜分析儀 AD603
基于NIOS II的頻譜分析儀的設計與研制
- 頻譜分析儀是微電子測量領(lǐng)域中最基礎、最重要的測量儀器之一，是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實現(xiàn)一直是該領(lǐng)域的研究熱點[1]?，F(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信號處理理論的頻譜分析儀，信號經(jīng)過前置預處理、抗混疊濾波、A/D變換、數(shù)字頻譜分析等環(huán)節(jié)而得到信號中的頻率分量， 達到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。 本設計完全利用FPGA實現(xiàn)FFT，在FPGA上實現(xiàn)整個系統(tǒng)構(gòu)建。其中CPU選用Altera公司的Nios II軟核處理器進行開發(fā), 硬件平臺關(guān)鍵模塊使
- 關(guān)鍵字： NIOS II 頻譜分析儀 FPGA
基于FPGA的SPWM變頻系統(tǒng)設計與實現(xiàn)
- 由于脈寬調(diào)制技術(shù)是通過調(diào)整輸出脈沖的頻率及占空比來實現(xiàn)輸出電壓的變壓變頻效果，所以在電機調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應用。 而電磁法作為一種地球物理探測的有效方法，已經(jīng)廣泛地應用于礦藏勘探、地質(zhì)災害預測等領(lǐng)域。電磁法儀一般包括發(fā)射機和接收機兩大部分。現(xiàn)階段，電磁法儀器的發(fā)射機部分一般直接采用等寬PWM技術(shù)，其電流諧波畸變率較大，電壓利用率不高，效率很低。 本文利用FPGA技術(shù)，根據(jù)SPWM自然采樣法原理，設計了應用于電磁法儀的發(fā)射機的SPWM系統(tǒng)。該系統(tǒng)應用到現(xiàn)有的電磁法儀器中，
- 關(guān)鍵字： FPGA SPWM Matlab
基于SOPC的SPWM脈沖發(fā)生器的實現(xiàn)
- 隨著電力電子開關(guān)器件及技術(shù)的不斷發(fā)展，SPWM(正弦波脈寬調(diào)制)技術(shù)在逆變控制領(lǐng)域得到廣泛應用。傳統(tǒng)的SPWM驅(qū)動芯片速度慢、不夠靈活，存在著電路設計復雜、體積大、抗干擾能力差、設計周期長等缺點，對于許多有特殊要求的場合，由專用芯片很難滿足實際的要求，因此，本文采用Altera公司的EP2C35F672C8N開發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術(shù)將微處理器和SP-WM波形電路整合到一塊FPGA器件當中。可編程的片上系統(tǒng)SOPC(System 0n Programmable Ch
- 關(guān)鍵字： SOPC SPWM FPGA
基于Verilog HDL的SPWM全數(shù)字算法的FPGA實現(xiàn)
- 隨著信號處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復雜、且不易與數(shù)字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設計復雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產(chǎn)生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴展能力強等優(yōu)點。該技術(shù)進一步推動了變頻調(diào)速技術(shù)的發(fā)展。
- 關(guān)鍵字： Verilog HDL SPWM FPGA
基于FPGA的工業(yè)以太網(wǎng)交換機設計優(yōu)化
- 基于以太網(wǎng)的組網(wǎng)技術(shù)是工業(yè)市場中增長最快的技術(shù)之一。大多數(shù)工業(yè)以太網(wǎng)標準使用IEEE 802.3標準以太網(wǎng)協(xié)議，因此這些網(wǎng)絡能夠傳輸標準的網(wǎng)絡業(yè)務和實時數(shù)據(jù)。但每個標準都采用不同的技術(shù)來提供實時性能，一些采用定制硬件，一些利用定制軟件，還有的采用完全標準的以太網(wǎng)/TCP/IP實現(xiàn)。結(jié)果就出現(xiàn)了眾多不同等級性能、不同成本的互不兼容標準。 針對以太網(wǎng)協(xié)議非確定性通信時間的一個越來越普及的對策是在每個設備內(nèi)實現(xiàn)一個本地時鐘。由于大多數(shù)設備都有微處理器及(相對)高速度的時鐘，因此這種方法比較容易實現(xiàn)。若
- 關(guān)鍵字： FPGA 以太網(wǎng) ASSP
基于FPGA的SOC設計與實現(xiàn)
- 為減少在印制電路板(PCB)設計中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件，進而介紹采用該器件搭建基于先進精簡指令集機器(ARM)的片上系統(tǒng)(SOC)電路的設計方法，該方法按照高級微控制器總線架構(gòu)(AMBA)，設計ARM7處理器微系統(tǒng)及其外設電路，通過用搭建的系統(tǒng)對片外存儲器進行擦寫，以及通過編寫軟硬件代碼定制符合ARM7外圍低速總線協(xié)議的用戶邏輯外設，驗證了系統(tǒng)的準確性，該系統(tǒng)可用于驗證SOC設計系統(tǒng)。 近年來，SOC技術(shù)得到了快速的發(fā)展，逐漸 成為微電子行業(yè)的主
- 關(guān)鍵字： FPGA SOC ARM7
μC／OS-II操作系統(tǒng)在各種處理器上的移植
- μC/OS-II操作系統(tǒng)是一種搶占式多任務、單內(nèi)存空間、微小內(nèi)核的嵌入式操作系統(tǒng)，具有高效緊湊的特點。它執(zhí)行效率高，占用空間小，可移植性強，實時性能良好且可擴展性強。采用μC/OS-II實時操作系統(tǒng)，可以有效地對任務進行調(diào)度;對各任務賦予不同的優(yōu)先級可以保證任務及時響應;采用實時操作系統(tǒng)，降低了程序的復雜度，方便程序的開發(fā)和維護。 μC/OS-11非常適合應用在一些小型的嵌入式產(chǎn)品應用場合，在家用電器、機器人、工業(yè)控制、航空航天、軍事科技等領(lǐng)域有著廣泛的應用。 單片機、ARM、
- 關(guān)鍵字： μC／OS-II ARM FPGA
fpga-ask介紹
您好，目前還沒有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條，闡述對fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。 創(chuàng)建詞條
fpga-ask電路
fpga-ask相關(guān)帖子
fpga-ask資料下載
fpga-ask專欄文章
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473