<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-ask

          Mouser宣布全球分銷(xiāo)友晶科技的Altera FPGA設(shè)計(jì)解決方案

          • Mouser Electronics, Inc.日前宣布與FPGA設(shè)計(jì)解決方案的世界級(jí)創(chuàng)新公司友晶科技 (Terasic Technologies)達(dá)成新的全球分銷(xiāo)協(xié)議。友晶科技全系列產(chǎn)品包括基于FPGA的可編程邏輯設(shè)備。
          • 關(guān)鍵字: Mouser  友晶  FPGA  

          Altera推出Quartus II軟件v13.0

          • Altera公司日前宣布推出Quartus? II軟件13.0版,這一軟件實(shí)現(xiàn)了性能最好的FPGA和SoC,提高了設(shè)計(jì)人員的效能。28 nm FPGA和SoC用戶(hù)的編譯時(shí)間將平均縮短25%。與以前的軟件版本相比,該版本可以將面向高端28 nm Stratix? V FPGA的,最難收斂的設(shè)計(jì)編譯時(shí)間平均縮短50%。
          • 關(guān)鍵字: Altera  FPGA  

          如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)

          • 如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī), FPGA常常用于執(zhí)行基于序列和控制的行動(dòng),比如實(shí)現(xiàn)一個(gè)簡(jiǎn)單的通信協(xié)議。對(duì)于設(shè)計(jì)人員來(lái)說(shuō),滿(mǎn)足這些行動(dòng)和序列要求的最佳方法則是使用狀態(tài)機(jī)。狀態(tài)機(jī)是在數(shù)量有限的狀態(tài)之間進(jìn)行轉(zhuǎn)換的邏輯結(jié)構(gòu)。一個(gè)狀態(tài)機(jī)在某個(gè)特定
          • 關(guān)鍵字: 狀態(tài)  實(shí)現(xiàn)  FPGA  如何  

          一種基于FPGA的接口電路設(shè)計(jì)

          • 一種基于FPGA的接口電路設(shè)計(jì), 摘 要:在航空電子系統(tǒng)中,經(jīng)常需要對(duì)1553B總線和ARINC429總線進(jìn)行雙向數(shù)據(jù)轉(zhuǎn)換以適應(yīng)不同電子設(shè)備的接口要求。由于兩種總線標(biāo)準(zhǔn)傳輸協(xié)議不同,傳輸速率和數(shù)據(jù)格式有較大差異,常規(guī)系統(tǒng)需要多種專(zhuān)業(yè)數(shù)據(jù)轉(zhuǎn)換芯片以
          • 關(guān)鍵字: 電路設(shè)計(jì)  接口  FPGA  基于  

          高性能數(shù)字接收機(jī)FPGA設(shè)計(jì)

          • 摘要:基于Xilinx FPGA設(shè)計(jì)出一種高性能數(shù)字接收機(jī)。該數(shù)字接收機(jī)由高速、高分辨率A/D和高性能FPGA構(gòu)成。高速A/D實(shí)現(xiàn)中頻數(shù)字化,高性能FPGA實(shí)現(xiàn)數(shù)字下變頻、數(shù)字多相濾波、半帶抽取、匹配濾波和位同步功能,使得中頻載波為153.6MHz的TD-SCDMA信號(hào),下變頻-抽取-濾波-位同步后得到高質(zhì)量的采樣率為1.28MHz的基帶信號(hào)。
          • 關(guān)鍵字: FPGA  載波  A/D  201305  

          FPGA雙雄策略變 圈地為王發(fā)揮能量

          •   在FGPA戰(zhàn)場(chǎng)上,眾所皆知的頭號(hào)兩大對(duì)手就是Altera與Xilinx。一般認(rèn)為這兩對(duì)手會(huì)在同一個(gè)戰(zhàn)場(chǎng)上爭(zhēng)個(gè)你死我活,然而經(jīng)過(guò)多年的鏖戰(zhàn),兩廠商已經(jīng)從過(guò)去積極的正面廝殺對(duì)決,改而轉(zhuǎn)向較為保守的畫(huà)地為王,以既有優(yōu)勢(shì)為基礎(chǔ),固守疆域,進(jìn)而轉(zhuǎn)化為更大的研發(fā)能量。    ?   據(jù)了解,Xilinx在既有的28奈米FPGA市場(chǎng)已經(jīng)打下穩(wěn)定基礎(chǔ),而目前xilinx也不側(cè)重在更先進(jìn)製程上與對(duì)手爭(zhēng)個(gè)你死我活,反倒是穩(wěn)扎穩(wěn)打固守疆土,選擇將FPGA的可程式化優(yōu)勢(shì)發(fā)揮到極致。Xilinx認(rèn)為,可程式
          • 關(guān)鍵字: Altera  FPGA  

          基于萊迪思FPGA的視頻顯示接口的實(shí)現(xiàn)

          • 視頻顯示器市場(chǎng)分為:大批量應(yīng)用,如臺(tái)式機(jī)、筆記本顯示器和電視機(jī)面板;中等批量應(yīng)用,如小型人機(jī)接口(HMI)面板和大尺寸數(shù)字標(biāo)牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1),其中FPGA是一個(gè)備受關(guān)注的選擇,它可以滿(mǎn)
          • 關(guān)鍵字: FPGA  視頻顯示  接口    

          FPGA核心知識(shí)詳解(3):那些讓FPGA初學(xué)者糾結(jié)的仿真

          • 對(duì)于FPGA初學(xué)者而言,如何正確了解并理解FPGA的仿真是關(guān)鍵。應(yīng)廣大FPGA初學(xué)者和愛(ài)好者要求,電子發(fā)燒友網(wǎng)編輯根 ...
          • 關(guān)鍵字: FPGA  核心知識(shí)  仿真  

          基于FPGA協(xié)處理器的算法加速的實(shí)現(xiàn)

          • 當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束,不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中,通常是由相對(duì)數(shù)量較少的算法決定最大的運(yùn)算需求。使用設(shè)計(jì)自動(dòng)化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)處理器中。
          • 關(guān)鍵字: FPGA  協(xié)處理器  算法    

          淺析FPGA設(shè)計(jì)流程及布線資源

          • 1、電路設(shè)計(jì)與輸入  電路設(shè)計(jì)與輸入是指通過(guò)某些規(guī)范的描述方式,將工程師電路構(gòu)思輸入給EDA工具。常用的 ...
          • 關(guān)鍵字: FPGA  設(shè)計(jì)流程  布線資源  

          FPGA硬件電路的調(diào)試必備原則和技巧

          • 在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧,才能降低調(diào)試時(shí)間,防止誤操作損壞電路。通常情況下,參考以下步驟執(zhí)行 ...
          • 關(guān)鍵字: FPGA  硬件電路  調(diào)試必備  

          基于FPGA的自動(dòng)門(mén)控制設(shè)計(jì)

          • 引 言門(mén)和人類(lèi)文明是孿生的,它伴隨著人類(lèi)文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天,門(mén)更加突出了安全理念,強(qiáng)調(diào)了有效性:有效地防范、通行、疏散,同時(shí)還突出了建筑藝術(shù)的理念,強(qiáng)調(diào)門(mén)與建筑以及周?chē)h(huán)境整體的協(xié)調(diào)、和諧
          • 關(guān)鍵字: FPGA  自動(dòng)門(mén)  控制設(shè)計(jì)    

          基于FPGA的ARM圖像縮放器的實(shí)現(xiàn)

          • ARM是目前全球最大的嵌入式芯片技術(shù)的IP提供商,其所擁有的IP已經(jīng)成為眾多芯片設(shè)計(jì)公司采納的一種技術(shù)標(biāo)準(zhǔn)和開(kāi)發(fā)平臺(tái)。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開(kāi)發(fā)重點(diǎn),可通過(guò)ARM實(shí)現(xiàn)LCD控制器來(lái)完成對(duì)嵌入式
          • 關(guān)鍵字: FPGA  ARM  圖像    

          FPGA平臺(tái)的VGA圖像顯示的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:根據(jù)VGA(Video Graphic Array)的原理,采用VHDL硬件描述語(yǔ)言,設(shè)計(jì)了一種基于Zedboard FPGA板卡的圖像顯示方案。實(shí)驗(yàn)結(jié)果表明,在FPGA實(shí)現(xiàn)圖片顯示,達(dá)到了預(yù)期的效果,依據(jù)該原理,可以實(shí)現(xiàn)圖像的采集及在VGA顯示屏上顯示的實(shí)現(xiàn)。
          • 關(guān)鍵字: VGA  FPGA  圖片顯示  201304  

          基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)

          • 為了實(shí)現(xiàn)靶場(chǎng)時(shí)統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號(hào),采用VHDL語(yǔ)言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路,通過(guò)QuartusⅡ軟件建立工程文件對(duì)VHDL語(yǔ)言DC code編碼器電路進(jìn)行編譯和仿真,獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號(hào)。經(jīng)過(guò)實(shí)踐驗(yàn)證,該電路具有實(shí)現(xiàn)方法簡(jiǎn)單、電路穩(wěn)定性好、精度高的特點(diǎn),實(shí)測(cè)同步精度小于1μs。
          • 關(guān)鍵字: IRIG-B  FPGA  code  VHDL    
          共6401條 186/427 |‹ « 184 185 186 187 188 189 190 191 192 193 » ›|

          fpga-ask介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-ask!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();