<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-ask

          基于FPGA的慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)

          • 摘要:本文介紹了一種基于FPGA的光纖陀螺慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)。主要說(shuō)明了溫控電路整體結(jié)構(gòu),溫控電路工作流程,FPGA與外圍電路的通信接口和FPGA的邏輯設(shè)計(jì)等幾個(gè)方面。1 引言采用光纖陀螺的捷聯(lián)慣性導(dǎo)航系統(tǒng)是一
          • 關(guān)鍵字: FPGA  系統(tǒng)  溫控電路  接口設(shè)計(jì)    

          MAX1472 ASK發(fā)送器的輸出匹配網(wǎng)絡(luò)設(shè)計(jì)簡(jiǎn)介

          • MAX1472是以晶體為參考時(shí)鐘的鎖相環(huán)發(fā)送器,設(shè)計(jì)用于發(fā)送300MHz至450MHz頻段的OOK/ASK數(shù)據(jù)。器件最高可支持100kbps的數(shù)據(jù)速率。系統(tǒng)匹配在50Omega;時(shí),MAX1472 PA能夠提供大于+10dBm的輸出功率,并保持高于43%的效率
          • 關(guān)鍵字: 網(wǎng)絡(luò)  設(shè)計(jì)  簡(jiǎn)介  匹配  輸出  ASK  發(fā)送  MAX1472  

          一種基于Flash型FPGA的高可靠系統(tǒng)設(shè)計(jì)

          • 摘要:本文以星載測(cè)控系統(tǒng)為背景,提出了一種基于 Actel Flash FPGA的高可靠設(shè)計(jì)方案。采用不易發(fā)生單粒子翻轉(zhuǎn)的 flash FPGA芯片,結(jié)合 FPGA內(nèi)部的改進(jìn)型三模冗余、分區(qū)設(shè)計(jì)和降級(jí)重構(gòu),實(shí)現(xiàn)了高實(shí)時(shí)、高可靠的系統(tǒng)。
          • 關(guān)鍵字: Flash  FPGA  系統(tǒng)設(shè)計(jì)    

          基于FPGA的大屏幕LED點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

          • 摘要:本文用FPGA 設(shè)計(jì) LED顯示屏接收控制系統(tǒng),著重研究系統(tǒng)硬件設(shè)計(jì)方案,進(jìn)一步解決了 LED大屏幕數(shù)據(jù)的灰度控制、外擴(kuò)存儲(chǔ)器的性能要求及實(shí)現(xiàn)方式。用 QuartusII 軟件開(kāi)發(fā)各個(gè)模塊, QuartusII 軟件提供的人性化的
          • 關(guān)鍵字: FPGA  LED  大屏幕  點(diǎn)陣顯示    

          基于FPGA的單片機(jī)外圍接口電路設(shè)計(jì)

          • 摘要:利用現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA實(shí)現(xiàn)單片機(jī)的外設(shè)接口電路可以簡(jiǎn)化單片機(jī)系統(tǒng)的硬件電路,提高系統(tǒng)的集成度、可靠性和系統(tǒng)設(shè)計(jì)的靈活性。本文介紹了基于 FPGA的單片機(jī)外設(shè)接口電路的基本設(shè)計(jì)方法,分別給出了各個(gè)功
          • 關(guān)鍵字: FPGA  單片機(jī)  外圍接口  電路設(shè)計(jì)    

          采用FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì)

          • 采用FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì),隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展,
              MHS和MSS文件都是根據(jù)系統(tǒng)要求在EDK環(huán)境下生成的。MHS文件包含了對(duì)整個(gè)嵌入式系統(tǒng)的定義,包括處理器、總線(xiàn)、外圍設(shè)備、地址空間等,用于整個(gè)硬件平臺(tái)的綜合、實(shí)現(xiàn);MSS文
          • 關(guān)鍵字: 文件  設(shè)計(jì)  XBD  系統(tǒng)  FPGA  嵌入式  采用  

          FPGA設(shè)計(jì)的安全性問(wèn)題解答

          • FPGA設(shè)計(jì)的安全性問(wèn)題解答, Q1:FPGA設(shè)計(jì)與DSP設(shè)計(jì)相比,最大的不同之處在哪里? 

            A1:這個(gè)問(wèn)題要從多個(gè)角度看。它們都用于某個(gè)功能的硬件電路實(shí)現(xiàn),但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說(shuō)一下。

            1)內(nèi)部資源

            FPGA側(cè)重于設(shè)計(jì)具有
          • 關(guān)鍵字: 問(wèn)題解答  安全性  設(shè)計(jì)  FPGA  

          基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)與分析

          • 基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)與分析,面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn),目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口,這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O,能在適當(dāng) IP 基礎(chǔ)上支持幾乎無(wú)限多種高度復(fù)雜的 I/O 標(biāo)
          • 關(guān)鍵字: I/O  設(shè)計(jì)  分析  夾層  FPGA  FMC  標(biāo)準(zhǔn)  基于  

          基于FPGA的音樂(lè)播放控制電路分析

          • 基于FPGA的音樂(lè)播放控制電路分析, 隨著電子技術(shù)發(fā)展,電子電路的形式趨向復(fù)雜化,面對(duì)這一狀況,人們已經(jīng)清醒地認(rèn)識(shí)到,要分析和設(shè)計(jì)復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿(mǎn)足社會(huì)對(duì)高新技術(shù)人才的培養(yǎng)需要。本文就一個(gè)綜
          • 關(guān)鍵字: 電路  分析  控制  播放  FPGA  音樂(lè)  基于  

          基于FPGA處理器的數(shù)字光端機(jī)系統(tǒng)簡(jiǎn)介

          • 基于FPGA處理器的數(shù)字光端機(jī)系統(tǒng)簡(jiǎn)介,目前在高速公路、交通、電子警察、監(jiān)控、安防、工業(yè)自動(dòng)化、電力、海關(guān)、水利、銀行等領(lǐng)域視頻圖像、音頻、數(shù)據(jù)、以太網(wǎng)、電話(huà)等光端機(jī)開(kāi)始普遍大量應(yīng)用。

            由于數(shù)字光端機(jī)具有傳輸信號(hào)質(zhì)量高,沒(méi)有模擬調(diào)頻、調(diào)相
          • 關(guān)鍵字: 系統(tǒng)  簡(jiǎn)介  光端機(jī)  數(shù)字  FPGA  處理器  基于  

          FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介

          • FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介,本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線(xiàn)操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?! 
          • 關(guān)鍵字: 簡(jiǎn)介  技巧  設(shè)計(jì)思想  FPGA/CPLD  

          基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)簡(jiǎn)介

          • 基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)簡(jiǎn)介, 頻率合成技術(shù)是現(xiàn)代通訊系統(tǒng)的重要組成部分,他將一個(gè)高穩(wěn)定和高準(zhǔn)確度的基準(zhǔn)頻率,經(jīng)過(guò)四則運(yùn)算,產(chǎn)生同樣穩(wěn)定度和基準(zhǔn)度的頻率。分頻器是集成電路中最基礎(chǔ)也是最常用的電路。整數(shù)分頻器的實(shí)現(xiàn)比較簡(jiǎn)單,可采用標(biāo)準(zhǔn)
          • 關(guān)鍵字: 設(shè)計(jì)  簡(jiǎn)介  小數(shù)分  前置  FPGA  雙模  基于  

          基于FPGA與色敏傳感器的顏色識(shí)別系統(tǒng)2

          • 4 數(shù)字部分  本次設(shè)計(jì)的核心地方是數(shù)字部分,系統(tǒng)的搭建是基于Altera公司的NiosII處理器?! ‰妷盒盘?hào)經(jīng) ...
          • 關(guān)鍵字: FPGA  色敏  傳感器  顏色識(shí)別  

          基于FPGA與色敏傳感器的顏色識(shí)別系統(tǒng)1

          • 1 概 述  在當(dāng)今的社會(huì)生活中,顏色識(shí)別得到越來(lái)越廣泛的應(yīng)用。各個(gè)領(lǐng)域的廣泛應(yīng)用需求使顏色識(shí)別技術(shù)有了 ...
          • 關(guān)鍵字: FPGA  色敏傳感器  顏色識(shí)別  

          Altera高性能系統(tǒng)開(kāi)發(fā)套件加速“超高清“視頻處理

          • Altera公司(NASDAQ: ALTR)日前宣布,設(shè)計(jì)多通道和高分辨率視頻處理系統(tǒng)的客戶(hù)使用高性能系統(tǒng)開(kāi)發(fā)套件,可以處理“超高清“分辨率和格式。 廣播客戶(hù)越來(lái)越多的采用了IT服務(wù)器和技術(shù)來(lái)降低成本,設(shè)計(jì)人員需要開(kāi)發(fā)高質(zhì)量產(chǎn)品,同時(shí)還要滿(mǎn)足高分辨率、密集通道視頻應(yīng)用的性能要求。
          • 關(guān)鍵字: Altera  FPGA  超高清  
          共6401條 208/427 |‹ « 206 207 208 209 210 211 212 213 214 215 » ›|

          fpga-ask介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-ask!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();