fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

怎樣在FPGA中處理開關(guān)控制信號

怎樣在FPGA中處理開關(guān)控制信號,本系統(tǒng)設(shè)計(jì)利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實(shí)現(xiàn)各個(gè)視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計(jì)思想在FPGA中對撥動開關(guān)輸入信號做去抖動處理，然后對不同的開關(guān)操作進(jìn)行編碼，最后將信號送給DSP進(jìn)
關(guān)鍵字：控制信號開關(guān) 處理 FPGA 怎樣

　　可編程邏輯芯片設(shè)計(jì)商 Altera公司本周一宣布將使用臺積電公司的28nm LP(低功耗)制程技術(shù)制造其廉價(jià)型中端FPGA芯片產(chǎn)品。今年4月份，Altera公司曾宣布他們將使用臺積電的高性能(HP)28nm工藝制作其高端 Statix V FPGA產(chǎn)品，因此這次用同樣來自臺積電的28nm低功耗制程對應(yīng)其中端產(chǎn)品自然是順理成章。　　
關(guān)鍵字： Altera FPGA

摘要：藍(lán)牙技術(shù)作為一種短距離的無線通信技術(shù),具有巨大的發(fā)展?jié)摿?本文意從HCI層進(jìn)行藍(lán)牙技術(shù)的應(yīng)用開發(fā)...
關(guān)鍵字：藍(lán)牙 HCI-UART FPGA Verilog 通信

摘要：基于ICX229AK CCD芯片組設(shè)計(jì)了具有VGA接口的一體化攝像機(jī)。采用DSP+FPGA+ASIC的構(gòu)架，完成了視頻信號的采集和多格式顯示。在FPGA中實(shí)現(xiàn)了自動聚焦、自動光圈等功能，并擴(kuò)展了鼠標(biāo)驅(qū)動及劃線、OSD顯示等實(shí)用功
關(guān)鍵字： DSP FPGA 視頻采集 CCD 傳感器 A／D

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問題，同時(shí)為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ
關(guān)鍵字： FPGA 單片機(jī) 人機(jī)交互系統(tǒng)

美國國家標(biāo)準(zhǔn)與技術(shù)局(NationalInstituteofStandardandTechnology，NIST)于1997年1月提出發(fā)展AES(Ad...
關(guān)鍵字： FPGA AES算法 S-box

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì),一、引言
　　
衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實(shí)施測控，它包括兩個(gè)方面：信號波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對空間信號的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號的參數(shù)如方位角、仰
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 衛(wèi)星 FPGA DSP 基于

針對現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級的缺點(diǎn)，依據(jù) FPGA具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點(diǎn)，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級容易和方便實(shí)現(xiàn)不同的外設(shè)接口等優(yōu)點(diǎn)，閱讀器以 FGPA 芯片為核心，實(shí)現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實(shí)現(xiàn)其功能。實(shí)驗(yàn)結(jié)果表明：FPGA
關(guān)鍵字： FPGA RFID 閱讀器

本文面向?qū)崟r(shí)圖像采集和處理，采用模塊化設(shè)計(jì)思想，以TMS320DM642、SAA7115、OSD FPGA等實(shí)現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實(shí)時(shí)性強(qiáng)的特點(diǎn)，通過驗(yàn)證，滿足設(shè)計(jì)的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。
關(guān)鍵字： FPGA 320 642 CCD

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計(jì)算機(jī)上模擬實(shí)現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個(gè)模塊，采用VHDL語言完成對各個(gè)模塊的硬件描述，并使用Altera公司的Q
關(guān)鍵字： FPGA 人工神經(jīng) 網(wǎng)絡(luò)系統(tǒng) 實(shí)現(xiàn)方法

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時(shí)達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計(jì)中利用仿
關(guān)鍵字： FPGA 鎖相環(huán)

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn),　在數(shù)字信號處理領(lǐng)域，離散時(shí)間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時(shí)域進(jìn)行卷積，卷積過程中所必須的大量乘法和
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 硬件高速 FPGA 基于

摘要：基于電感式傳感器測量磁芯位移的原理，以單片機(jī)和FPGA為控制中心，由DDS產(chǎn)生的正弦信號經(jīng)差分放大，并經(jīng)過差動變壓器的差分耦合，對兩路輸出信號放大整流后，采集數(shù)據(jù)，對所得的數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)了磁芯位
關(guān)鍵字：傳感器 LCD 單片機(jī) FPGA