<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-ask

          基于DSP和FPGA的ARINC429機載總線接口板的硬件設(shè)計

          • 基于DSP和FPGA的ARINC429機載總線接口板的硬件設(shè)計 西安交通大學(xué)電子與信息工程學(xué)院(710049) 種稚萌 王 亮 韓崇昭 李 峰    摘 要:介紹了民用飛機機載數(shù)據(jù)總線ARINC429的硬件接口板,該接口板采用DSP和FPGA實現(xiàn)四路ARINC429信號收發(fā)通道,使整個系統(tǒng)的處理速度大大提高。   關(guān)鍵詞:ARINC429總線 DSP FPGA   機載數(shù)據(jù)總線 ARINC429在當(dāng)代的運輸機和相當(dāng)數(shù)量的民航客機 (如A310、A300、A600、B757、B767)中有著廣
          • 關(guān)鍵字: ARINC429總線  DSP  FPGA  

          基于FPGA實現(xiàn)FIR濾波器的研究

          • 基于FPGA實現(xiàn)FIR濾波器的研究 武漢大學(xué)電氣工程學(xué)院(430072) 郭曉宇 潘 登 楊同中    摘 要:針對在FPGA中實現(xiàn)FIR濾波器的關(guān)鍵——乘法運算的高效實現(xiàn)進行了研究,給出了將乘法化為查表的DA算法,并采用這一算法設(shè)計了FIR濾波器。通過FPGA仿真驗證,證明了這一方法是可行和高效的,其實現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實現(xiàn)的FIR濾波器。最后介紹了整數(shù)的CSD表示和還處于研究階段的根據(jù)FPGA實現(xiàn)的要求改進的最優(yōu)表示。   關(guān)鍵詞:FPGA DA FIR濾波器 CSD
          • 關(guān)鍵字: CSD  DA  FIR濾波器  FPGA  

          內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動和處理方面的應(yīng)用

          • 內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動和處理方面的應(yīng)用 北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院(100083) 尹 娜 江 潔 張廣軍    摘 要:介紹了內(nèi)嵌 ARM核的FPGA芯片EPXA10的主要功能特點、內(nèi)部結(jié)構(gòu)及工作方式,通過其在圖像驅(qū)動和處理方面的應(yīng)用,體現(xiàn)了EPXA10邏輯控制實現(xiàn)簡單、對大量數(shù)據(jù)做簡單處理速度快以及軟件編程靈活的特點。   關(guān)鍵詞:ARM FPGA EPXA10 圖像驅(qū)動 圖像處理   隨著亞微米技術(shù)的發(fā)展,F(xiàn)PGA芯片密度不斷增加,并以強大的
          • 關(guān)鍵字: ARM  EPXA10  FPGA  圖像處理  圖像驅(qū)動  

          高速數(shù)字串行加法器及其應(yīng)用

          • 高速數(shù)字串行加法器及其應(yīng)用 深圳南山區(qū)科技園中興通訊IC開發(fā)一部(518057) 鐘信潮上海盛立亞光網(wǎng)絡(luò)系統(tǒng)有限公司 薛小剛深圳南山區(qū)科技園中興通訊3G開發(fā)(518057) 王 誠     摘 要:與傳統(tǒng)加法器相比,數(shù)字串行加法器具有工作頻率高、占用資源少、設(shè)計靈活等優(yōu)點。介紹了數(shù)字串行加法器的原理,說明了該加法器在FPGA上的實現(xiàn)要點及其在匹配濾波器設(shè)計中的應(yīng)用。   關(guān)鍵詞:加法器 位并行 數(shù)字串行 FPGA 匹配濾波器   與傳統(tǒng)DSP相比,定制DSP具有速度更高、設(shè)計靈活、易于更改
          • 關(guān)鍵字: FPGA  加法器  匹配濾波器  數(shù)字串行  位并行  

          利用Virtex-5 FPGA實現(xiàn)更高的性能

          • 在FPGA系統(tǒng)設(shè)計中,要達(dá)到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預(yù)期性能改進為例,我將探究ExpressFabric架構(gòu)的主要功能?;趯嶋H客戶設(shè)計的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一
          • 關(guān)鍵字: FPGA  Virtex-5  單片機  嵌入式系統(tǒng)  

          利用Xilinx Platform Studio工具套件,快速、便捷地生成 BSP

          • 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前,在單個可編程邏輯設(shè)備中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。 隨著芯片性能的不斷增加,如何使設(shè)計方法始終高效、多產(chǎn),成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關(guān)鍵活動之一是開發(fā)板支持包 (BSP)。利用 BSP,可以使嵌入式軟件應(yīng)用程序成功地初始化,并與連接到處理器的硬件資源進行通信。典型的 BSP 組件包括引導(dǎo)代碼、設(shè)備驅(qū)動程序代碼和
          • 關(guān)鍵字: FPGA  PowerPC  處理器的Virtex  單片機  嵌入式系統(tǒng)  

          SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡化ASIC原型驗證過程

          •   Synplicity宣布其Certify® ASIC RTL 原型設(shè)計軟件增強了對 Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個 FPGA 進行 ASIC 原型設(shè)計的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
          • 關(guān)鍵字: ASIC原型驗證  CERTIFY軟件  FPGA  SYNPLICITY  VIRTEX-5  XILINX  單片機  嵌入式系統(tǒng)  

          利用Virtex-5 FPGA實現(xiàn)更高性能的方法

          • 在FPGA系統(tǒng)設(shè)計中,要達(dá)到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric?技術(shù)。以針對邏輯和算術(shù)功能的量化預(yù)期性能改進為例,我將探究ExpressFabric架構(gòu)的主要功能?;趯嶋H客戶設(shè)計的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
          • 關(guān)鍵字: FPGA  Virtex-5  單片機  邏輯構(gòu)造  嵌入式系統(tǒng)  

          可重構(gòu)計算技術(shù)將漸入民用領(lǐng)域

          •     可重構(gòu)計算(Reconfigurable Computing) 技術(shù)是指在軟件的控制下,利用系統(tǒng)中的可重用資源(如FPGA等可重構(gòu)邏輯器件),根據(jù)應(yīng)用的需要重新構(gòu)造一個新的計算平臺,達(dá)到接近專用硬件設(shè)計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導(dǎo)致的性能損失,同時也消除了專用集成電路(ASIC)計算模式因為前期設(shè)計制造的復(fù)雜過程帶來的高代價和不可重用等缺陷。     從某種意義上來說,可重構(gòu)計算技術(shù)并不是什么新技術(shù),
          • 關(guān)鍵字: FPGA  可重構(gòu)計算  嵌入式  

          FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用

          • 引言 車輛在動態(tài)稱重時,作用在平臺上的力除真實軸重外,還有許多因素產(chǎn)生的干擾力,如:車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等,給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波,參數(shù)則不能過大,否則將產(chǎn)生過大的延遲導(dǎo)致不能實現(xiàn)實時處理,從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實現(xiàn) 本文采用FIR數(shù)字濾波,其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù),x(n)為采集的信號,
          • 關(guān)鍵字: FIR算法  FPGA  動態(tài)稱重儀  汽車電子  汽車電子  

          低功耗FPGA設(shè)計技術(shù)

          • 一、前言      隨著系統(tǒng)功率預(yù)算的不斷緊縮,迫切需要新型低功率元器件。對通信基礎(chǔ)設(shè)施而言,電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計中都起著重要的作用。對e-應(yīng)用,電池壽命、熱耗散和小體積尺寸是主要的設(shè)計難點。選用智能器件,輔以正確的設(shè)計技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件(PLD)有很好的性能,然而卻以犧牲功耗為代價。Actel公司的抗熔斷型FPGA提供低功耗且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件,詳細(xì)描述了器件的結(jié)構(gòu)特點與設(shè)計技巧。
          • 關(guān)鍵字: FPGA  低功耗  

          賽靈思推出系統(tǒng)性能最高、編譯時間最快的ISE WEBPACK 9.1i設(shè)計套件

          • 可免費下載并同時支持Windows和Linux平臺的設(shè)計套件,能降低平均10%的動態(tài)功耗并提供擴展的FPGA器件支持      2007年1月30日,北京 - 全球領(lǐng)先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費下載的邏輯設(shè)計套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i,目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
          • 關(guān)鍵字: FPGA  Linux  Windows  

          FPGA與CPLD的區(qū)別

          • 管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點:①CPLD更適合完成各種算法和組合邏輯,FP GA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。②CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。 ③在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程,FPGA主要通過
          • 關(guān)鍵字: CPLD  FPGA  

          一種眼科B型超聲診斷議

          • 摘要:介紹一種以Winbond公司的W78E58單片機為控制核心,并采用FPGA和大容量FIFO等器件構(gòu)成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理,使用FIFO作為數(shù)據(jù)共享RAM實現(xiàn)采樣和顯示相對獨立的模塊化設(shè)計方案以及FPGA在該設(shè)計中的具體應(yīng)用。 20世紀(jì)50年代初超聲探測開始應(yīng)用于醫(yī)學(xué)領(lǐng)域至今,超聲診斷技術(shù)已有了長足的進展。超聲診斷儀更是形式多樣,型號繁多。 超聲診斷儀通常按三種方法分類,它們是:①按圖像信息的獲取方法分類,由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
          • 關(guān)鍵字: FPGA  醫(yī)療電子專題  

          Nios II系統(tǒng)在數(shù)字式心電診監(jiān)測設(shè)備中的應(yīng)用

          • (1、武漢科技學(xué)院 河北 武漢 430073;2、華中科技大學(xué) 同濟醫(yī)學(xué)院河北 武漢 430000) 1 引言心電檢測儀是醫(yī)學(xué)界運用廣泛的一種心電監(jiān)測設(shè)備,他主要由12導(dǎo)聯(lián)心電傳感器和心電信號處理設(shè)備兩部分組成,目前運用廣泛的數(shù)字式心電檢測儀大都是由DSP處理器外加一個單片機(MCU),通過編寫復(fù)雜的并行通訊協(xié)議來完成的,這種結(jié)構(gòu)雖然有較高的精度,但硬件設(shè)計復(fù)雜,軟件編寫煩瑣,相應(yīng)的開發(fā)周期長,研制成本高。本設(shè)計采用Altera公司先進的SOPC(可編程片上系統(tǒng))解決方案--以32位Nios I
          • 關(guān)鍵字: FPGA  II  Nios  醫(yī)療電子專題  
          共6400條 414/427 |‹ « 412 413 414 415 416 417 418 419 420 421 » ›|

          fpga-ask介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-ask!
          歡迎您創(chuàng)建該詞條,闡述對fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();