<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-nios

          一款自己DIY的遠(yuǎn)程智能監(jiān)控機(jī)器人

          •   設(shè)計(jì)摘要:   本項(xiàng)目論述了基于網(wǎng)絡(luò)通信技術(shù)和FPGA實(shí)現(xiàn)家庭遠(yuǎn)程控制的方案。用戶(hù)可以通過(guò)短信或Internet 網(wǎng)絡(luò)等方式,訪(fǎng)問(wèn)家庭控制器,通過(guò)車(chē)載攝像頭監(jiān)控家庭,從而實(shí)現(xiàn)家庭防火防盜的目的。設(shè)想如果在辦公室想對(duì)家中的情況進(jìn)行了解,而又束手無(wú)策時(shí),本系統(tǒng)便很好的解決了這個(gè)問(wèn)題,它可以通過(guò)PC機(jī)遠(yuǎn)程操控家中的智能小車(chē),把車(chē)載攝像頭采集的圖像數(shù)據(jù)通過(guò)以太網(wǎng)的方式傳送到PC端,而PC端又可以控制小車(chē)的移動(dòng)以提取不同位置的信息,從而實(shí)現(xiàn)對(duì)家庭的遠(yuǎn)程監(jiān)控。這實(shí)際是一項(xiàng)機(jī)器視覺(jué)的技術(shù),在工業(yè)控制中有非常廣的應(yīng)
          • 關(guān)鍵字: FPGA  機(jī)器人  

          FPGA入門(mén)者必讀寶典:詳述開(kāi)發(fā)流程每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)

          •   要知道,要把一件事情做好,不管是做哪們技術(shù)還是辦什么手續(xù),明白這個(gè)事情的流程非常關(guān)鍵,它決定了這件事情的順利進(jìn)行與否。同樣,我們學(xué)習(xí)FPGA開(kāi)發(fā)數(shù)字系統(tǒng)這個(gè)技術(shù),先撇開(kāi)使用這個(gè)技術(shù)的基礎(chǔ)編程語(yǔ)言的具體語(yǔ)法、使用工具和使用技巧不談,咱先來(lái)弄清楚FPGA的開(kāi)發(fā)流程是什么。   FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的,發(fā)展到目前為止,F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行,有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許,可以免去,比如靜態(tài)仿真過(guò)程,這樣來(lái)達(dá)到項(xiàng)目時(shí)間上的優(yōu)勢(shì)。但是,大部分的流程步
          • 關(guān)鍵字: FPGA  RTL  

          基于FPGA的TS over IP的設(shè)計(jì)與實(shí)現(xiàn)

          • 隨著互聯(lián)網(wǎng)的發(fā)展, 數(shù)字電視信號(hào)的網(wǎng)絡(luò)傳輸?shù)玫搅嗽絹?lái)越多的關(guān)注,本文設(shè)計(jì)與實(shí)現(xiàn)了一種基于FPGA和MCU(R8051XC2)的TS over IP系統(tǒng),并對(duì)傳統(tǒng)的TS over IP系統(tǒng)進(jìn)行了改進(jìn)。此系統(tǒng)通過(guò)從標(biāo)準(zhǔn)TS流接口接收TS流,將其以乒乓操作的方式存放在兩個(gè)雙口RAM中,再通過(guò)一定方法封裝IP包發(fā)送至網(wǎng)絡(luò),實(shí)現(xiàn)了TS流和網(wǎng)絡(luò)IP數(shù)據(jù)包的相互轉(zhuǎn)換。通過(guò)向系統(tǒng)推送TS流數(shù)據(jù)并使用抓包軟件對(duì)經(jīng)過(guò)系統(tǒng)的數(shù)據(jù)進(jìn)行分析統(tǒng)計(jì)的方法證明,得出以下結(jié)論,此系統(tǒng)在相同情況與有限的硬件條件下,相比傳統(tǒng)的使用FIFO作為
          • 關(guān)鍵字: FPGA  TS over IP  異步時(shí)鐘域通信  雙端口RAM  201509  

          神級(jí)經(jīng)典設(shè)計(jì)案例:用ARM和FPGA搭建神經(jīng)網(wǎng)絡(luò)處理器通信方案

          •   引言   人工神經(jīng)網(wǎng)絡(luò)在很多領(lǐng)域得到了很好的應(yīng)用,尤其是具有分布存儲(chǔ)、并行處理、自學(xué)習(xí)、自組織以及非線(xiàn)性映射等特點(diǎn)的網(wǎng)絡(luò)應(yīng)用更加廣泛。嵌入式便攜設(shè)備也越來(lái)越多地得到應(yīng)用,多數(shù)是基于A(yíng)RM內(nèi)核及現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的嵌入式應(yīng)用。某人工神經(jīng)網(wǎng)絡(luò)的FPGA處理器能夠?qū)?shù)據(jù)進(jìn)行運(yùn)算處理,為了實(shí)現(xiàn)集數(shù)據(jù)通信、操作控制和數(shù)據(jù)處理于一體的便攜式神經(jīng)網(wǎng)絡(luò)處理器,需要設(shè)計(jì)一種基于嵌入式ARM內(nèi)核及現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的主從結(jié)構(gòu)處理系統(tǒng)滿(mǎn)足要求。   1人工神經(jīng)網(wǎng)絡(luò)處理器   1.1人工神經(jīng)網(wǎng)絡(luò)模型   
          • 關(guān)鍵字: ARM  FPGA  

          點(diǎn)燃產(chǎn)業(yè)創(chuàng)新之火,ICChina推動(dòng)FPGA鼓勵(lì)創(chuàng)新

          •   在今天,創(chuàng)新能力是個(gè)熱門(mén)話(huà)題。各個(gè)國(guó)家在戰(zhàn)略、政策上對(duì)此也高度重視。今年,國(guó)務(wù)院印發(fā)《中國(guó)制造2025》明確提出提高國(guó)家制造業(yè)創(chuàng)新能力。今天,創(chuàng)新式思維對(duì)于所有工程領(lǐng)域的技術(shù)人員變得如此重要。這主要是全球范圍的技術(shù)進(jìn)步所帶來(lái)的壓力,競(jìng)爭(zhēng)已經(jīng)是在全球范圍了。發(fā)明創(chuàng)造是每個(gè)工程技術(shù)人員的夢(mèng)想,而創(chuàng)新思維是發(fā)明創(chuàng)造的第一步。創(chuàng)新思維是我們大腦在產(chǎn)生新思想或新概念的一個(gè)過(guò)程,也可以是對(duì)現(xiàn)存思想和概念新的延續(xù)。在電子工程領(lǐng)域,F(xiàn)PGA在培養(yǎng)和教育新一代工程技術(shù)人員的創(chuàng)新思維中扮演著重要角色。   ICChin
          • 關(guān)鍵字: ICChina  FPGA  

          FPGA芯片在編程器燒錄器里的應(yīng)用

          •   摘要:FPGA的IO可編程,這給邏輯設(shè)計(jì)和PCB設(shè)計(jì)帶來(lái)一定的靈活性和獨(dú)立性。在編程器的硬件實(shí)現(xiàn)中,F(xiàn)PGA就是充當(dāng)一個(gè)“千手觀(guān)音”的角色,為邏輯設(shè)計(jì)和PCB設(shè)計(jì)鋪路架橋,靈活實(shí)現(xiàn)各種功能。   FPGA是一種“半定制”的芯片,其中一個(gè)特性就是IO口可編程,這個(gè)特性對(duì)編程器能與各類(lèi)封裝芯片互連有很大幫助作用。   MCU的管腳功能都是固定的,與外部接口通常使用IO口或者總線(xiàn)連接。普通IO口其實(shí)本質(zhì)就是寄存器,這些寄存器都有一個(gè)相應(yīng)的地址,操作IO口就
          • 關(guān)鍵字: FPGA  燒錄器  

          零基礎(chǔ)學(xué)FPGA (二十五)必會(huì)! 從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂(下篇)

          •   七、SDRAM工作時(shí)鐘相位偏移計(jì)算   從上篇文章中我們知道,我們的數(shù)據(jù)是要經(jīng)過(guò)一定的延時(shí)才會(huì)到達(dá)目標(biāo)器件的,這個(gè)延時(shí)也就是相對(duì)于源寄存器的時(shí)鐘發(fā)射沿的時(shí)間延時(shí),數(shù)據(jù)在源寄存器時(shí)鐘的上升沿到來(lái)時(shí)輸出,經(jīng)過(guò)FPGA的走線(xiàn),PCB走線(xiàn)等,到達(dá)目標(biāo)寄存器的數(shù)據(jù)端口時(shí)會(huì)有一定的延時(shí),而這個(gè)數(shù)據(jù)要想被目標(biāo)器件的目的寄存器鎖存,那么,目的寄存器的鎖存時(shí)鐘應(yīng)該盡量在數(shù)據(jù)的有效窗口內(nèi)才能確保數(shù)據(jù)被捕獲成功。所謂數(shù)據(jù)的有效窗口,就是數(shù)據(jù)在兩次變化之間的中間部分,也是數(shù)據(jù)最穩(wěn)定的部分。   所以,要想將數(shù)據(jù)正確捕獲,
          • 關(guān)鍵字: FPGA   SDRAM  

          零基礎(chǔ)學(xué)FPGA (二十四)必會(huì)! 從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂(上篇)

          •   下面我們進(jìn)入正題,今天我們講時(shí)序   一、從靜態(tài)時(shí)序分析說(shuō)起   我理解的靜態(tài)時(shí)序分析,就是我們?cè)诓患蛹?lì)的情況下,通過(guò)對(duì)電路進(jìn)行時(shí)序的延遲計(jì)算,預(yù)計(jì)電路的工作流程,對(duì)電路提出我們需要的一些約束條件,比如我們需要從A寄存器到B寄存器的延遲不能大于10ns,如果我們不添加時(shí)序約束,綜合工具可能會(huì)有好幾條路徑,按照它自己的要求來(lái)布局布線(xiàn),那么從A寄存器到B寄存器的時(shí)間就有可能是20ns或者15ns之類(lèi)的路徑,而我們需要的是不能大于10ns,因此,我們需要添加時(shí)序約束,再根據(jù)特定的時(shí)序模型,使我們的系統(tǒng)
          • 關(guān)鍵字: FPGA  SDRAM  

          小梅哥和你一起深入學(xué)習(xí)FPGA之PS2鍵盤(pán)驅(qū)動(dòng)

          •   在我們的電子系統(tǒng)中,當(dāng)需要用到大量的按鍵輸入時(shí),普通的獨(dú)立按鍵和矩陣鍵盤(pán)已經(jīng)無(wú)法滿(mǎn)足我們的輸入需求,這個(gè)時(shí)候,我們需要使用一種功能更加強(qiáng)大的鍵盤(pán),來(lái)幫助我們輸入更多的信息。在pc機(jī)上,我們經(jīng)常使用104鍵的鍵盤(pán),這種鍵盤(pán)與pc機(jī)的接口,可分為USB接口和PS2接口,我們FPGA要實(shí)現(xiàn)USB接口比較困難,因?yàn)閁SB的接口線(xiàn)路,不是標(biāo)準(zhǔn)的TTL電平,而PS2接口,則使用標(biāo)準(zhǔn)的TTL電平,那么我們今天就使用FPGA來(lái)解碼驅(qū)動(dòng)一個(gè)采用PS2接口的pc機(jī)鍵盤(pán),用這個(gè)鍵盤(pán)來(lái)擴(kuò)展我們FPGA的輸入系統(tǒng),以使我們能夠
          • 關(guān)鍵字: FPGA  PS2  

          最新生物芯片掃描儀位置檢測(cè)系統(tǒng)設(shè)計(jì),含硬件、軟件、仿真結(jié)果

          •   引言   生物芯片是20世紀(jì)末隨“人類(lèi)基因組計(jì)劃”的研究和發(fā)展而產(chǎn)生的一項(xiàng)高新技術(shù),是人們高效地大規(guī)模獲取生物信息的有效手段。目前大部分生物芯片采用熒光染料標(biāo)記待測(cè)樣品分子。生物芯片掃描儀用激光激發(fā)熒光染料,通過(guò)對(duì)激發(fā)點(diǎn)的成像,檢測(cè)一個(gè)點(diǎn);結(jié)合生物芯片X-Y二維精密掃描臺(tái)上移動(dòng),實(shí)現(xiàn)對(duì)整片的掃描。X-Y二維掃描臺(tái)的位置檢測(cè)精度直接影響著掃描分辨率——生物芯片掃描儀性能的關(guān)鍵參數(shù)?;趥鹘y(tǒng)的數(shù)字電路的生物芯片掃描儀中X-Y二維掃描臺(tái)的位置檢測(cè)電路存在計(jì)數(shù)
          • 關(guān)鍵字: 生物芯片  FPGA  

          零基礎(chǔ)學(xué)FPGA (二十三) SDR SDRAM(架構(gòu)篇)

          •   今天我們來(lái)講的是SDRAM的架構(gòu)以及設(shè)計(jì),這也是小墨第一次接觸架構(gòu),也談不上給大家講,就是把我理解的當(dāng)做一個(gè)筆記分享給大家,有什么錯(cuò)誤也請(qǐng)積極指正,畢竟我也是沒(méi)有老師教,也是自己摸索的,難免有些不合理的地方。   一、SDRAM 工作部分   1、上電初始化        我們先來(lái)看第一部分,上電初始化。上電初始化我們知道,上電之后我們需要等待200us的穩(wěn)定期,這段時(shí)間我們可以用一個(gè)定時(shí)器來(lái)計(jì)數(shù),這沒(méi)什么問(wèn)題,然后進(jìn)入的是預(yù)充電部分,這個(gè)時(shí)候,預(yù)充電的時(shí)候,sdram_cmd
          • 關(guān)鍵字: FPGA  SDRAM  

          讓機(jī)器人眼明腦快的奧秘:嵌入式視覺(jué)系統(tǒng)

          • 新一代工業(yè)機(jī)器人的核心特征是智能化,實(shí)現(xiàn)工業(yè)機(jī)器人智能化,就必須讓機(jī)器人擁有明亮的“雙眸”和靈活的“大腦”。
          • 關(guān)鍵字: 機(jī)器人  FPGA  

          英特爾的下一步:整合處理器核心與FPGA

          •   自今年六月一號(hào),英特爾宣布并購(gòu)Altera后,雙方對(duì)于并購(gòu)訊息就未再透露更多的訊息。不過(guò),針對(duì)此點(diǎn),Altera亞太區(qū)副總裁暨董事總經(jīng)理莊秉翰引述英特爾所發(fā)布的公開(kāi)訊息,也約略點(diǎn)出了英特爾并購(gòu)Altera后的未來(lái)發(fā)展方向。   莊秉翰談到,眾所皆知,摩爾定律是由英特爾創(chuàng)辦人所創(chuàng),截至目前為止,英特爾仍然認(rèn)為摩爾定律仍然適用于半導(dǎo)體產(chǎn)業(yè),同樣的,Altera也有相同的看法。 此外,英特爾也認(rèn)為,并購(gòu)Altera再整合自身旗下的IP等技術(shù)方案,可以創(chuàng)造出新一代的產(chǎn)品陣容,以滿(mǎn)足資料中心與物聯(lián)網(wǎng)的客戶(hù)群。
          • 關(guān)鍵字: 英特爾  FPGA  

          零基礎(chǔ)學(xué)FPGA (二十二) SDR SDRAM(理論篇)

          •   其實(shí)說(shuō)實(shí)話(huà)這一個(gè)月來(lái)也沒(méi)怎么看新知識(shí),大體梳理了一下以前學(xué)過(guò)的知識(shí),回顧了一下SOPC的學(xué)習(xí)。對(duì)于SOPC的學(xué)習(xí)我打算暫時(shí)先放一放,因?yàn)榍懊孢€有一個(gè)要寫(xiě)的沒(méi)有完成,也是一直以來(lái)無(wú)法寫(xiě)起的一個(gè)題目,就是今天我們要寫(xiě)的SDRAM的操作。等寫(xiě)完這個(gè),我們?cè)倩氐絊OPC,帶領(lǐng)大家調(diào)USB2.0!   由于SDRAM本身就是一個(gè)比較復(fù)雜的東西,之前小墨在學(xué)這方面東西的時(shí)候感覺(jué)很是吃力,于是那時(shí)候便暫時(shí)放下了,知道年后這段時(shí)間,小墨又重新拾起這個(gè)知識(shí)點(diǎn),想要一口氣把它調(diào)通了,再往下看其他的東西。學(xué)SDRAM,理
          • 關(guān)鍵字: FPGA  SDRAM  

          小梅哥和你一起深入學(xué)習(xí)FPGA之DAC驅(qū)動(dòng)

          •   本實(shí)驗(yàn)中,我們使用FPGA來(lái)驅(qū)動(dòng)了一片DAC芯片TLC5620,該芯片的特性如下所示:   TLC5620特性:   4路8位電壓輸出;   單電源5V供電;   串行接口;   參考電壓輸入高阻;   可編程的1次或2次輸出范圍;   同時(shí)更新的能力;   內(nèi)部自帶上電復(fù)位功能;   低功耗;   半緩沖輸出。   小梅哥設(shè)計(jì)的該芯片的驅(qū)動(dòng)模塊的接口如下所示:        各個(gè)端口定義如下:   以下是代碼片段:   input Clk;   inp
          • 關(guān)鍵字: FPGA  DAC  
          共6475條 119/432 |‹ « 117 118 119 120 121 122 123 124 125 126 » ›|

          fpga-nios介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();