<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-nios

          FPGA挑戰(zhàn)特殊應(yīng)用,將吞食更多市場(chǎng)

          • ?  根據(jù)牧本定律(Makimoto’s?Wave),從2007年開始的10年,進(jìn)入了在可編程性基礎(chǔ)上的客戶定制產(chǎn)品流行時(shí)代。專做標(biāo)準(zhǔn)產(chǎn)品的FPGA也在悄然分化,更加面向特定的應(yīng)用?! D1?牧本浪潮  中小廠商:面向便攜式應(yīng)用  盡管每年ASIC的新開工數(shù)量不斷走低,但是FPGA玩家圈子似乎沒有因此擴(kuò)大,還好像越來(lái)越小——誰(shuí)也不愿意成為圈內(nèi)兩大FPGA巨頭血斗的第三者。并且以低功耗見長(zhǎng)的QuickLogic首先跳出了這個(gè)“紅?!保北急銛y式應(yīng)用的藍(lán)?!狢SSP(客戶特殊標(biāo)
          • 關(guān)鍵字: FPGA  ASIC  USB  Xilinx  Altera  

          賽靈思推出新型完整FPGA解決方案 簡(jiǎn)化存儲(chǔ)器接口設(shè)計(jì)

          •   全球可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司日前宣布推出支持DDR2?SDRAM接口的低成本Spartan-3A?FPGA開發(fā)套件、支持多種高性能存儲(chǔ)器接口(I/Fs)的Virtex-5?FPGA?開發(fā)平臺(tái)(ML-561)?,以及存儲(chǔ)器接口生成器(MIG)軟件1.7版本。這些完整的解決方案使FPGA用戶能夠快速實(shí)施并驗(yàn)證在不同數(shù)據(jù)速率和總線寬度下的專用存儲(chǔ)器接口設(shè)計(jì),從而加快產(chǎn)品的上市時(shí)間?! ∵@些包括器件特性描述、數(shù)據(jù)輸入電路以及存儲(chǔ)器控制器的解決方案,均已
          • 關(guān)鍵字: Xilinx  FPGA  ML-561  

          XILINX宣布推出PLANAHEAD 8.2設(shè)計(jì)套件

          •   賽靈思公司宣布即日起推出PlanAhead??分層設(shè)計(jì)和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex?-5?LX系列65nm?FPGA器件。配合賽靈思公司的集成軟件環(huán)境(ISE?)設(shè)計(jì)工具,PlanAhead?8.2軟件實(shí)現(xiàn)了比競(jìng)爭(zhēng)解決方案高出兩個(gè)速度等級(jí)的性能優(yōu)勢(shì)和成本優(yōu)勢(shì)?! lanAhead?8.2可充分發(fā)揮Virtex-5?LX?ExpressFabric?技術(shù)、550MHz?DSP48E邏輯片以及
          • 關(guān)鍵字: XILINX  無(wú)線  FPGA  

          Xilinx公司將展示其Virtex-4平臺(tái)FPGA

          • ?  賽靈思公司今天宣布將舉辦Programmable?World?2004技術(shù)論壇?–?這是一系列深度技術(shù)專題研討會(huì),將著重介紹設(shè)計(jì)實(shí)例以及在新一代可編程系統(tǒng)設(shè)計(jì)中發(fā)揮重要作用的新產(chǎn)品。公司將于11月9日至18日在亞太地區(qū)的4個(gè)城市分別舉行為期一天的活動(dòng),展示其突破性的Virtex-4平臺(tái)解決方案,并舉辦全天的技術(shù)會(huì)議,對(duì)每一數(shù)字領(lǐng)域進(jìn)行專門的討論,包括DSP、嵌入式處理、連接功能和邏輯。有關(guān)亞太區(qū)活動(dòng)的完整信息,請(qǐng)?jiān)L問(wèn)xilinx.com/pw2004
          • 關(guān)鍵字: xilinx  嵌入式  Virtex-4  FPGA  

          賽靈思宣布采用 28 納米工藝加速平臺(tái)開發(fā)

          • ?  全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx?Inc.)?今天宣布,?為推進(jìn)可編程勢(shì)在必行之必然趨勢(shì),?正對(duì)系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺(tái)。和前代產(chǎn)品相比,?全新的平臺(tái)功耗降低一半,而性能提高兩倍。通過(guò)選擇一個(gè)高性能低功耗的工藝技術(shù),一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu),以及創(chuàng)新的工具,賽靈思將最大限度地發(fā)揮?28?納米技術(shù)的價(jià)值,?為客戶提供具備?A
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標(biāo)準(zhǔn),與前一代產(chǎn)品系列相比功耗降低50%,與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測(cè)試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標(biāo)準(zhǔn)的聯(lián)盟成員的設(shè)計(jì)資源。這一重大的里程
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

          賽靈思第一批7系列FPGA目標(biāo)設(shè)計(jì)平臺(tái)上市

          • ??? 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.?(NASDAQ:XLNX)?)宣布推出其首批用于加速?28nm?7?系列FPGA系統(tǒng)開發(fā)與集成能力提升的目標(biāo)設(shè)計(jì)平臺(tái)。賽靈思針對(duì)?FPGA?系統(tǒng)設(shè)計(jì)和集成的目標(biāo)設(shè)計(jì)平臺(tái)方法提供了業(yè)界最全面的開發(fā)套件,包括開發(fā)板、ISE?設(shè)計(jì)套件工具、IP?核、參考設(shè)計(jì)和?FPGA?夾層卡&nbs
          • 關(guān)鍵字: Xilinx  FPGA  AMS  

          賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

          • ?  賽靈思公司今天所發(fā)布的消息“賽靈思采用28?納米高性能、低功耗工藝加速平臺(tái)開發(fā),推進(jìn)可編程勢(shì)在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用,也充分顯示了在賽靈思考慮將?28?納米工藝技術(shù)作為其新一代?FPGA?系列產(chǎn)品的技術(shù)選擇時(shí),?功耗如何在一定程度上影響到了最終的決策。?! ”娝苤現(xiàn)PGA?在摩爾定律作用下不斷發(fā)展,每一代新產(chǎn)品的推出,都提高了系統(tǒng)功能,加強(qiáng)了計(jì)算能力。不過(guò),也存在著自相矛盾的地方。隨著&nbs
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          Xilinx展示電信級(jí)All Programmable FPGA和SoC以太網(wǎng)解決方案

          •   All?Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,?Inc.?(NASDAQ:XLNX)?)在西班牙巴塞羅那舉行的2012年電信級(jí)以太網(wǎng)世界大會(huì)(Carrier?Ethernet?World?Congress?2012)上展示了All?Programmable技術(shù)在電信級(jí)光學(xué)網(wǎng)絡(luò)中的優(yōu)勢(shì)。賽靈思屆時(shí)將重點(diǎn)介紹面向電信級(jí)以太網(wǎng)應(yīng)用的產(chǎn)品系列,展示其如何為具有40G至400G高端口密度
          • 關(guān)鍵字: Xilinx  以太網(wǎng)  FPGA  

          Xilinx宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx,?Inc.?)日前宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái),?致力于加速基于其Virtex?-6?和?Spartan?-6?現(xiàn)場(chǎng)可編程門陣列?(FPGA)?的片上系統(tǒng)?(SoC)?解決方案的開發(fā)。這款基礎(chǔ)級(jí)目標(biāo)設(shè)計(jì)平臺(tái)在完全集成的評(píng)估套件中融合了?ISE??設(shè)計(jì)套件?11.2版本、擴(kuò)展的IP系列以及面向Virtex-6或Sp
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  SoC  

          Xilinx推出全球首個(gè)用于構(gòu)建40Gb和100Gb 電信設(shè)備的單片F(xiàn)PGA解決方案

          •   賽靈思公司日前宣布,為開發(fā)下一代以太網(wǎng)橋接和交換解決方案的電信設(shè)備生產(chǎn)商推出全球第一款單片?FPGA?解決方案。賽靈思公司進(jìn)一步擴(kuò)展其業(yè)界領(lǐng)先的高性能?65?nm?系列現(xiàn)場(chǎng)可編程門陣列(FPGA)產(chǎn)品,推出Virtex?-5?TXT?平臺(tái),旨在進(jìn)一步推動(dòng)40G/100G以太網(wǎng)市場(chǎng)的創(chuàng)新和增長(zhǎng)。Virtex-5?TXT?平臺(tái)包括兩款器件,在目前所有?FPGA?產(chǎn)品中提供了最多數(shù)量的?6
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  TXT  電信設(shè)備  

          Xilinx進(jìn)駐北京新址并宣布成立中國(guó)研發(fā)中心

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.)日前在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長(zhǎng)的中國(guó)市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力,包括開設(shè)研發(fā)中心,并將本地銷售、市場(chǎng)營(yíng)銷和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá)?2,000?平米,將為北京本地、整個(gè)亞太區(qū)乃至跨國(guó)客戶提供強(qiáng)有力的支持。  從左至右,?北京化工大學(xué)教授何賓,?賽靈思軟件研發(fā)總監(jiān)宋傳華博士,?全球研發(fā)高級(jí)總監(jiān)Devadas,&nbs
          • 關(guān)鍵字: Xilinx  可編程平臺(tái)  FPGA,(AMS  

          基于FPGA+MATLAB的串行多階FIR濾波器設(shè)計(jì)

          • 摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說(shuō)明使用FPGA實(shí)現(xiàn)FIR的靈活性,文中列舉了一個(gè)多階串行FIR濾波器實(shí)例,并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說(shuō)明,最后使用Matlab和Quartusii聯(lián)合仿真驗(yàn)證了FPGA硬濾波器工程的正確性。 關(guān)鍵詞 FPGA;FIR數(shù)字濾波器;Matlab;仿真 數(shù)字濾波器是用于過(guò)濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng),通過(guò)對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理達(dá)到頻域?yàn)V波的目的。根據(jù)單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類:無(wú)限沖激響應(yīng)(Infinite Imp
          • 關(guān)鍵字: FPGA  MATLAB  

          基于FPGA+DSP的多通道單端/差分信號(hào)采集系統(tǒng)設(shè)計(jì)

          • 摘要 介紹了一種基于DSP+FPGA的平臺(tái),主要利用ADS8517AD轉(zhuǎn)換芯片構(gòu)成的具有32路單端通道或16路差分通道的信號(hào)采集存儲(chǔ)系統(tǒng),該系統(tǒng)通道可以選擇切換,且采樣率也可以改變,具有較強(qiáng)的靈活性。 關(guān)鍵詞 DSP;FPGA;ADS8517;通道切換 在信號(hào)處理過(guò)程中,經(jīng)常采用DSP+FPGA協(xié)同處理的方法。是因?yàn)镈SP雖然可以實(shí)現(xiàn)較高速率的信號(hào)采集,但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制,其外部接口的通用性較差。而FPGA時(shí)鐘頻率高、內(nèi)部延時(shí)小,全部控制邏輯由硬件完成,速度快、效率高,適合于大數(shù)據(jù)量
          • 關(guān)鍵字: FPGA  DSP  

          基于NiosII軟核的圖形用戶接口設(shè)計(jì)

          • 摘要 采用SOPC可編程片上系統(tǒng)技術(shù),將NiosII32位處理器軟核嵌入到FPGA現(xiàn)場(chǎng)可編程門陣列中。通過(guò)VGA顯示控制模塊,構(gòu)建VGA顯示系統(tǒng),該系統(tǒng)具有體積小、功耗低、可靠性強(qiáng)等特點(diǎn)。同時(shí),通過(guò)軟硬件結(jié)合設(shè)計(jì),使得系統(tǒng)更有利于修改和重復(fù)使用。 關(guān)鍵詞 SOPC;VGA控制;NiosII;FPGA 隨著大規(guī)模集成電路技術(shù)的不斷發(fā)展,嵌入式計(jì)算機(jī)系統(tǒng)開始從MCU逐步過(guò)渡到SOC的新階段。SOPC是一種靈活、高效的SOC解決方案。其集成了處理器、存儲(chǔ)器、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件,構(gòu)建成一個(gè)可編程
          • 關(guān)鍵字: FPGA  NiosII  
          共6475條 161/432 |‹ « 159 160 161 162 163 164 165 166 167 168 » ›|

          fpga-nios介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();