<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-nios

          具有低功耗意識(shí)的FPGA設(shè)計(jì)方法

          • 具有低功耗意識(shí)的FPGA設(shè)計(jì)方法, 工業(yè)、汽車(chē)電子、軍事, 甚至商業(yè)類(lèi)客戶都會(huì)對(duì)系統(tǒng)的溫度和運(yùn)行模式的概況有規(guī)定。這些概況指引我們?cè)谠O(shè)計(jì)時(shí)要注意哪些地方以及精力該如何分配。IGLOO器件的低功耗工藝和硅片設(shè)計(jì)由Actel來(lái)保證,用戶所要關(guān)注的是:
          • 關(guān)鍵字: 設(shè)計(jì)  方法  FPGA  意識(shí)  功耗  具有  

          基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案

          • 基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案,引言  隨著集成電路的發(fā)展,利用大規(guī)模集成電路來(lái)完成各種高速、高精度電子儀器的設(shè)計(jì)已經(jīng)成為一種行之有效的方法。采用這種技術(shù)制成的電子儀器電路結(jié)構(gòu)簡(jiǎn)單、性能可靠、測(cè)量精確且易于調(diào)試。本文采用AlteraCyclon
          • 關(guān)鍵字: 設(shè)計(jì)  方案  測(cè)量?jī)x  相位  FPGA  高精度  基于  

          Verilog HDL與VHDL及FPGA的比較分析

          • Verilog HDL與VHDL及FPGA的比較分析, Verilog HDL  優(yōu)點(diǎn):類(lèi)似C語(yǔ)言,上手容易,靈活。大小寫(xiě)敏感。在寫(xiě)激勵(lì)和建模方面有優(yōu)勢(shì)?! ∪秉c(diǎn):很多錯(cuò)誤在編譯的時(shí)候不能被發(fā)現(xiàn)。  VHDL  優(yōu)點(diǎn):語(yǔ)法嚴(yán)謹(jǐn),層次結(jié)構(gòu)清晰?! ∪秉c(diǎn):熟悉時(shí)間長(zhǎng),不夠靈
          • 關(guān)鍵字: 比較  分析  FPGA  VHDL  HDL  Verilog  

          基于Altera FPGA的千兆以太網(wǎng)實(shí)現(xiàn)方案

          • 1 引言  在系統(tǒng)設(shè)備不斷向小型化、集成化、網(wǎng)絡(luò)化發(fā)展的今天,嵌入式開(kāi)發(fā)成為新技術(shù)發(fā)展的最前沿,改變著系統(tǒng)的整體結(jié)構(gòu)。FPGA由于其自身特點(diǎn),成為嵌入式開(kāi)發(fā)的最佳平臺(tái)。Altera公司結(jié)合其最新一代高端器件推出了
          • 關(guān)鍵字: 實(shí)現(xiàn)  方案  以太網(wǎng)  千兆  Altera  FPGA  基于  

          FPGA與GPS-OEM板的串行通訊系統(tǒng)設(shè)計(jì)

          • 0 引言  全球定位系統(tǒng)(Global Positioning System簡(jiǎn)稱(chēng)GPS)是美國(guó)第二代衛(wèi)星導(dǎo)航系統(tǒng)。它是在子午儀衛(wèi)星導(dǎo)航系統(tǒng)的基礎(chǔ)上發(fā)展起來(lái)的,GPS能提供全天候、連續(xù)、實(shí)時(shí)高精度導(dǎo)航參數(shù),可實(shí)現(xiàn)三維定位,并可提供精確的時(shí)
          • 關(guān)鍵字: 設(shè)計(jì)  通訊系統(tǒng)  串行  GPS-OEM  FPGA  

          基于PowerPC的光纖通道接口卡設(shè)計(jì)

          • 摘要:介紹了模塊化光纖通道協(xié)議功能。采用新一代嵌入式處理器PowerPC440,搭建光纖通道接口卡的SOPC系統(tǒng),實(shí)現(xiàn)了光纖通道協(xié)議的基本功能,為基于PowerPC的嵌入式系統(tǒng)設(shè)計(jì)應(yīng)用提供了參考。
            關(guān)鍵詞:PowerPC440;
          • 關(guān)鍵字: FPGA  

          一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)

          • 摘要: 針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片, 介紹了一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了AD7862的特點(diǎn)及基本功能, 以及基于這些功能特點(diǎn)的驅(qū)動(dòng)時(shí)序, 并以此時(shí)序?yàn)榛A(chǔ)在FPGA 芯
          • 關(guān)鍵字: FPGA  驅(qū)動(dòng)  接口電路    

          基于USB2_0和DDR2的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn)

          • 摘要: 采用DDR2 SDRAM作為被采集數(shù)據(jù)的緩存技術(shù), 給出了USB2.0與DDR2相結(jié)合的實(shí)時(shí)、高速數(shù)據(jù)采集系統(tǒng)的解決方案, 同時(shí)提出了對(duì)數(shù)據(jù)采集系統(tǒng)的改進(jìn)思路以及在Xilinx的Virtex5 LX30 FPGA上的實(shí)現(xiàn)方法。

            0 引
          • 關(guān)鍵字: DDR2  FPGA  USB  數(shù)據(jù)采集    

          基于FPGA的RS232異步串行口IP核設(shè)計(jì)

          • 基于FPGA的RS232異步串行口IP核設(shè)計(jì),1 引言  數(shù)據(jù)采集系統(tǒng)常需要進(jìn)行異步串行數(shù)據(jù)傳輸。目前廣泛使用的RS232異步串行接口,如8250、 NS16450等專(zhuān)用集成器件,雖然使用簡(jiǎn)單,卻占用電路板面積、布線復(fù)雜等缺點(diǎn)。片上系統(tǒng)SoC(System on Chip)是以嵌入式
          • 關(guān)鍵字: IP  設(shè)計(jì)  串行  異步  FPGA  RS232  基于  

          TI評(píng)估用于系統(tǒng)級(jí)芯片集成的各種處理技術(shù)方案

          • 帶有多個(gè)處理單元的SoC器件目前是產(chǎn)品設(shè)計(jì)鏈上的重要一環(huán)。本文綜合各種因素評(píng)估了不同處理單元的優(yōu)缺...
          • 關(guān)鍵字: SoC  TI  FPGA  DSP  系統(tǒng)級(jí)芯片集成  

          基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計(jì)

          • 摘要:在數(shù)字通信系統(tǒng)中,數(shù)字調(diào)制與解調(diào)技術(shù)占有非常重要的地位。文中介紹了FSK調(diào)制解調(diào)的基本原理,用VHDL語(yǔ)言實(shí)現(xiàn)了2FSK調(diào)制解調(diào)器的設(shè)計(jì),整個(gè)系統(tǒng)設(shè)計(jì)在MAX+plusII開(kāi)發(fā)平臺(tái)上進(jìn)行編譯仿真,最后在EPM7032LC44-1
          • 關(guān)鍵字: FPGA  

          基于FPGA的可編程電阻的設(shè)計(jì)

          • 摘要:現(xiàn)在市場(chǎng)上的各種電阻和電阻箱有不足之處,不能滿足一些研發(fā)場(chǎng)所的要求,為了解決這一問(wèn)題,本文介紹一種基于FPGA的可直接輸入阻值提供不同電阻的設(shè)計(jì)方法。FPGA通過(guò)控制繼電器的吸合,從而確定與其并聯(lián)的電阻
          • 關(guān)鍵字: FPGA  可編程  阻的設(shè)計(jì)    

          基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用

          • 基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用,計(jì)和時(shí)序仿真。硬件部分在Altera 公司 EP2C15AF256C8N FPGA 上實(shí)現(xiàn)。結(jié)果表明,數(shù)字MSK
            調(diào)制解調(diào)器具有相位連續(xù),頻帶利用率高的優(yōu)點(diǎn)。
            關(guān)鍵詞:現(xiàn)場(chǎng)可編程邏輯陣列,最小頻移鍵控,調(diào)制,時(shí)序仿真

            Abstract:
          • 關(guān)鍵字: 設(shè)計(jì)  應(yīng)用  調(diào)制解調(diào)器  MSK  FPGA  基于  

          采用混合信號(hào)FPGA實(shí)現(xiàn)智能化熱管理

          • 采用混合信號(hào)FPGA實(shí)現(xiàn)智能化熱管理,引言  傳統(tǒng)上,人們一直采用熱敏電阻、熱耦或分離式溫度測(cè)量芯片來(lái)測(cè)量系統(tǒng)溫度。而且,隨著系統(tǒng)速度越來(lái)越快,系統(tǒng)的相對(duì)尺寸越來(lái)越小,溫度測(cè)量也變得越來(lái)越重要。  然而,若需要測(cè)量板卡上多個(gè)測(cè)試點(diǎn)的溫度,
          • 關(guān)鍵字: 智能化  管理  實(shí)現(xiàn)  FPGA  混合  信號(hào)  采用  

          Altera通過(guò)高速以太網(wǎng)小組委員會(huì)的互操作性測(cè)試

          •   Altera公司今天宣布,公司成功通過(guò)Ethernet Alliance?高速以太網(wǎng)(HSE)小組委員會(huì)的首次互操作性測(cè)試,這一測(cè)試主要針對(duì)設(shè)計(jì)用于支持100G以太網(wǎng)(100GbE)系統(tǒng)的產(chǎn)品。通過(guò)互操作性測(cè)試驗(yàn)證了Altera在其Stratix? IV GT FPGA中實(shí)現(xiàn)的業(yè)界一流收發(fā)器技術(shù)的性能,表明公司能夠?yàn)樵O(shè)備生產(chǎn)商提供低風(fēng)險(xiǎn)解決方案,用于40GbE/100GbE系統(tǒng)的實(shí)施。   
          • 關(guān)鍵字: Altera  FPGA  100G以太網(wǎng)  
          共6475條 290/432 |‹ « 288 289 290 291 292 293 294 295 296 297 » ›|

          fpga-nios介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();