<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-pwm

          認知無線電的頻譜檢測的FPGA實現

          •   項目背景   項目名稱:認知無線電的頻譜檢測   項目背景:隨著無線通信需求的不斷增長,可用的頻譜資源越來越少,呈現日趨緊張的狀況;另一方面,人們發(fā)現全球授權頻段尤其是信號傳播特性較好的低頻段的頻譜利用率極低。認知無線電技術為解決頻譜利用率低的問題提供了行之有效的方法。由于認知無線電在使用空閑頻段進行通信的同時不斷地檢測授權用戶的出現,一旦檢測到授權用戶要使用該頻段,認知無線電用戶便自動退出并轉移到其他空閑頻段繼續(xù)通信,確保在不干擾授權用戶的情況下,與他們進行頻譜共享。這樣一來,在沒有增加新頻段的
          • 關鍵字: FPGA  無線電  

          用于 Virtex-5 FPGA 的浮點接口

          •   本文介紹Virtex - 5 FXT FPGA系列浮點接口,賽靈思logiCORE的IP處理器單元( APU )輔助PowerPC 440嵌入式微處理器設計的IP基礎知識。   點擊此處下載
          • 關鍵字: Virtex-5  FPGA  

          使用Virtex-5 FPGA實現LTE仿真器

          •   功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網絡提供可重配置無線測試設備。長期演進(LTE)是移動寬帶的最3GPP標準,它打破了現有蜂窩網絡的固有模式。LTE與前代UMTS和GSM標準相比,除采用高頻譜效率的射頻技術外,其架構還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B,是連接無線電和整個互聯(lián)網協(xié)議核心網絡之間的邊緣設備。這種架構無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口,才能有效地測試LTE網絡元件。   這正是Prisma
          • 關鍵字: Virtex-5  FPGA  仿真器  

          基于Virtex-5的3.125G串行傳輸系統(tǒng)的設計與驗證

          •   1 引言   隨著電子系統(tǒng)的不斷發(fā)展,芯片間以及板間的數據傳輸需求也在不斷增長,傳統(tǒng)的單端并行數據傳輸模式早已不能滿足現在高帶寬應用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉換單元(SERDES)芯片的推出更是引起了業(yè)界對高速差分串行數據傳輸的無限憧憬。為了解決下一代無線通信基站中多天線(MIMO)信號處理所帶來的巨大數據吞吐量要求,本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(ATCA)機箱內實現單對差分線進
          • 關鍵字: FPGA  Virtex-5  

          Gbps無線基站設計中Virtex-5FPGA的應用

          •   本文基于Virtex-5FPGA設計面向未來移動通信標準的Gbps無線通信基站系統(tǒng),具有完全的可重配置性,可以完成MIMO、OFDM及LDPC等復雜信號處理算法,實現1Gbps速率的無線通信。   引言   隨著集成電路(IC)技術進入深亞微米時代,片上系統(tǒng)SoC(SySTem-ON-a-Chip)以其顯著的優(yōu)勢成為當代IC設計的熱點?;谲浻布f(xié)同設計及IP復用技術的片上系統(tǒng)具有功能強大、高集成度和低功耗等優(yōu)點,可顯著降低系統(tǒng)體積和成本,縮短產品上市的時間。IP核是SoC設計的一個重要組成部分,
          • 關鍵字: FPGA  MIMO  SoC  

          基于Virtex-5平臺的真隨機數發(fā)生器的設計實現

          •   真隨機數發(fā)生器(TRNG)在統(tǒng)計學、信息安全等領域有著廣泛的應用。在這些領域中,不僅要求數據序列分布均勻、彼此獨立,而且要求其具有不可預測性,能夠抵御針對隨機性的攻擊。B.Sunar,W.J.Martin和D.R.Stinson提出,真隨機數發(fā)生器的性能受3個因素的影響:熵源(Entropy Source),采集方式(Harvesting Mechanism)和后續(xù)處理(Post-Processing)。在電路系統(tǒng)中最常見的三種真隨機數產生方法為:1)直接放大法:放大電路中的電阻熱噪聲等物理噪聲,通過
          • 關鍵字: FPGA  Virtex-5  隨機數發(fā)生器  

          Diodes脈沖寬度調制控制器有效提升效率

          •   Diodes公司(DiodesIncorporated)推出AP3125脈沖寬度調制(PWM)控制器系列,旨在提升工作效率及消除空載損耗。AP3125電流模式器件為便攜式產品、消費性電子產品和家用電器的離線式交流-直流轉換器使用作出優(yōu)化。        新控制器提供三種工作模式提升性能。在正常模式下,器件的開關頻率為65kHz或100kHz。在中等負載的情況下,這些控制器則會進入綠化模式并進行頻率折返,以回退頻率及提升平均效率。在空載或超輕載的情況下,器件會以脈沖模式工作,從而盡量
          • 關鍵字: Diodes  PWM  

          是德科技推出支持光學相干斷層成像技術的 12 位 PCIe 高速數據采集卡

          •   是德科技公司日前宣布與 YellowSys 攜手推出 U5303A 12 位 PCle® 高速數據采集卡,該產品提供專為光學相干斷層成像(OCT)技術設計的新選件。YellowSys 是一家 IP 處理固件和軟件供應商。   是德科技數據采集解決方案使用信號重采樣方法,為極差分析提供板上增強,并提供穩(wěn)定的 ADC 信號采樣節(jié)奏。該解決方案主要關注信號采集過程中的時鐘穩(wěn)定性,以避免采樣節(jié)奏發(fā)生變化。在使用外部 k 時鐘時,通常會對信號采集產生不利影響。此外,信號處理直接在數據采集卡上實時進行,
          • 關鍵字: 是德科技  U5303A  FPGA   

          2015,全新的美高森美來了

          •   新年伊始,美高森美(Microsemi)全球市場營銷執(zhí)行副總裁Russ?Garcia向媒體展示了一個全新的美高森美?! ∪麦w現在:美高森美的營收在過去五年里增長了一倍。2014財年,營收為11.4億美元。焦點市場集中在通信(占總營收的38%)、國防和安全(28%)、航空航天(13%)以及工業(yè)(23%)。幾年來,通過不斷地并購和通過創(chuàng)新實現自有產品的內生增長,美高森美不斷成長為產品線多樣,多元化發(fā)展的公司?! uss?Garcia透露,2015的美高森美將在以下三個領域更上層樓:
          • 關鍵字: 美高森美  FPGA  分立器件  原子鐘  

          零基礎學FPGA(十二)對于初學者一篇很不錯的文章

          •   長期以來很多新入群的菜鳥們總 是在重復的問一些非常簡單但是又讓新手困惑不解的問題。作為管理員經常要給這些菜鳥們普及基礎知識,但是非常不幸的是很多菜鳥懷著一種浮躁的心態(tài)來學習 FPGA,總是急于求成。   再加上國內大量有關FPGA的垃圾教材的誤導,所以很多菜鳥始終無法入門。為什么大量的人會覺得FPGA難學?作為著名FPGA 提供商Altera授權的金牌培訓師,本管理員決心開貼來詳細講一下菜鳥覺得FPGA難學的幾大原因。   1、不熟悉 FPGA的內部結構,不了解可編程邏輯器件的基本原理。   F
          • 關鍵字: Altera  FPGA  SRAM  

          【從零開始走進FPGA】你想干嘛——邊沿檢測技術

          •   一、為什么要講邊沿檢測   也許,沒有那么一本教科書,會說到這個重要的思想;也許,學了很久的你,有可能不知道這個重要的思想吧。很慚愧,我也是在當年學了1年后才領悟到這個思想的。   說實話,我的成長很艱辛,沒有人能給我系統(tǒng)的指導,而我得撐起這一片藍天,于是乎無數個漏洞,我一直在修補我的不足。我沒能對自己滿足過,不是說我“貪得無厭”,而是,我不夠“完美”。人可以不完美,但不可以不追求完美;或許終點永遠達不到,但努力的過程,你一直在靠近完美;有方向感地奮
          • 關鍵字: FPGA  邊沿檢測  

          基于FPGA的跨時鐘域信號處理——同步設計的重要

          •   上次提出了一個處于異步時鐘域的MCU與FPGA直接通信的實現方式,其實在這之前,特權同學想列舉一個異步時鐘域中出現的很典型的問題。也就是要用一個反例來說明沒有足夠重視異步通信會給整個設計帶來什么樣的危害。   特權同學要舉的這個反例是真真切切的在某個項目上發(fā)生過的,很具有代表性。它不僅會涉及使用組合邏輯和時序邏輯在異步通信中的優(yōu)劣、而且能把亞穩(wěn)態(tài)的危害活生生的展現在你面前。   從這個模塊要實現的功能說起吧,如圖1所示,實現的功能其實很簡單的,就是一個頻率計,只不過FPGA除了脈沖采集進行計數外,
          • 關鍵字: FPGA  同步設計  

          基于ISE設計提供低功耗FPGA解決方案

          •   從Xilinx公司推出FPGA二十多年來,研發(fā)工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實現數字電路的優(yōu)選平臺。今天,功耗日益成為FPGA供應商及其客戶關注的問題。   降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設備等新興市場之門的關鍵。   Xilinx在提供低功耗FPGA解決方案方面較有經驗。本文說明如何應用計算機輔助設計(CAD)技術,如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。   CMO
          • 關鍵字: FPGA  ISE  

          FPGA設計開發(fā)軟件ISE使用技巧之:典型實例-增量式設計演示

          •   6.9 典型實例12:增量式設計(Incremental Design)演示   6.9.1 實例的內容及目標   1.實例的主要內容   6.7節(jié)對增量式設計這一方法的基本概念和流程做了全面的介紹。本節(jié)將以一個具體的實例幫助讀者熟悉增量式設計的操作流程。   本實例的源代碼參見隨書光盤Example6.9。此程序為PC機通過串口向SRAM寫入數據,再由FPGA從SRAM中讀取數據通過串口將其送到PC機。   本實例的重點在于設計過程中是如何應用增量式設計的,而不是如何實現程序本身的功能。
          • 關鍵字: FPGA  ISE  

          FPGA設計開發(fā)軟件ISE使用技巧之:典型實例-ChipScope功能演示

          •   6.8 典型實例11:ChipScope功能演示   6.8.1 實例的內容及目標   1.實例的主要內容   本節(jié)通過一個簡單的計數器,使用ChipScope的兩種實現流程,基于Xilinx開發(fā)板完成設計至驗證的完整過程。本實例的工作環(huán)境如下。   · 設計軟件:ISE 7.1i。   · 綜合工具:ISE自帶的XST。   · 仿真軟件:ModelSim SE 5.8C。   · 在線調試:ChipScope Pro 8.2i。
          • 關鍵字: FPGA  ISE  
          共7224條 146/482 |‹ « 144 145 146 147 148 149 150 151 152 153 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();