<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-pwm

          FPGA實(shí)現(xiàn)復(fù)接與分接系統(tǒng)

          • FPGA實(shí)現(xiàn)復(fù)接與分接系統(tǒng),引言  近年來(lái)可編程器件的應(yīng)用日益廣泛,使用較多的是現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。FPGA器件性能優(yōu)越,使用方便,成本低廉,投資風(fēng)險(xiǎn)小,使用FPGA設(shè)計(jì)可以完全根據(jù)設(shè)計(jì)者需要開(kāi)發(fā)ASIC芯片,
          • 關(guān)鍵字: 系統(tǒng)  實(shí)現(xiàn)  FPGA  

          基于PWM的太陽(yáng)能充電控制系統(tǒng)

          • 在獨(dú)立太陽(yáng)能發(fā)電系統(tǒng)中,為了降低成本、提高效率和可靠性,既要使光伏電池輸出最大功率,又要使蓄電池正確充放電,同時(shí)還要最大限度地利用所發(fā)電能。在目前的光伏系統(tǒng)中,這三者的實(shí)現(xiàn)存在矛盾,通常只能兼顧一個(gè)方
          • 關(guān)鍵字: 控制系統(tǒng)  充電  太陽(yáng)能  PWM  基于  

          基于PWM技術(shù)蓄電池充放電與檢測(cè)系統(tǒng)設(shè)計(jì)

          • 摘要:為解決傳統(tǒng)蓄電池充放電裝置功率因數(shù)低、高諧波污染等不足,針對(duì)電力機(jī)車(chē)用15 kVA蓄電池,設(shè)計(jì)了基于PWM整流逆變技術(shù)的蓄電池充放電裝置與檢測(cè)監(jiān)控系統(tǒng)。裝置用作充電電源時(shí),采用電流雙閉環(huán)控制系統(tǒng),實(shí)現(xiàn)分階
          • 關(guān)鍵字: 檢測(cè)系統(tǒng)  設(shè)計(jì)  放電  蓄電池  PWM  技術(shù)  基于  

          以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功

          • 隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高,驗(yàn)證作業(yè)變成了瓶頸:占了整個(gè)SoC研發(fā)過(guò)程中70% 的時(shí)間。因此,任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證sign-off的方法都是眾人的注目焦點(diǎn)。臺(tái)灣工業(yè)技術(shù)研究院 (工研院
          • 關(guān)鍵字: FPGA  SoC  基礎(chǔ)  電路仿真    

          基于FPGA軟核的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 為解決不同性能指標(biāo)數(shù)據(jù)采集系統(tǒng)開(kāi)發(fā)時(shí)間較長(zhǎng)的問(wèn)題,提出了一種將FPGA軟核技術(shù)應(yīng)用于高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的方法。系統(tǒng)以Xilinx公司的FPGA為例設(shè)計(jì)軟核,使用VHDL語(yǔ)言對(duì)軟核進(jìn)行模塊化設(shè)計(jì)。介紹了數(shù)據(jù)采集系統(tǒng)的硬件電路、USB固件程序、USB驅(qū)動(dòng)程序以及LabVIEW上位機(jī)的設(shè)計(jì)。該數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)可移植性強(qiáng),有利于縮短同類(lèi)型系統(tǒng)設(shè)計(jì)研發(fā)周期。
          • 關(guān)鍵字: FPGA  軟核  高速數(shù)據(jù)  采集    

          基于FPGA的高清視頻采集與顯示系統(tǒng)設(shè)計(jì)

          • 高清視頻采集與顯示系統(tǒng)設(shè)計(jì)近年來(lái),高清網(wǎng)絡(luò)攝像機(jī)席卷視頻監(jiān)控市場(chǎng),傳統(tǒng)的模擬攝像機(jī)也在尋找新的出路提升圖像質(zhì)量,采用非壓縮方案的高清模擬攝像機(jī)成為首選。一般來(lái)說(shuō),非壓縮方案的硬件平臺(tái)有DSP或ASIC或FPGA。
          • 關(guān)鍵字: FPGA  高清視頻  采集  顯示系統(tǒng)    

          如何在FPGA中實(shí)現(xiàn)圖像格式轉(zhuǎn)換

          •  首先由同步視頻輸入MegaCore 功能來(lái)處理SDI 視頻數(shù)據(jù)。該功能將同步視頻格式數(shù)據(jù)( 例如, BT656 或者DVI) 轉(zhuǎn)換為流控制Avalon 流(Avalon-ST) 視頻協(xié)議,實(shí)現(xiàn)與數(shù)據(jù)通路后面其他視頻處理功能的鏈接?! 〔捎?/li>
          • 關(guān)鍵字: FPGA  圖像格式轉(zhuǎn)換    

          基于89C55和FPGA的頻率特性測(cè)試儀

          • 摘要:為了能夠直接顯示待測(cè)網(wǎng)絡(luò)的幅頻相頻特性,設(shè)計(jì)了一個(gè)以89C55和FPGA構(gòu)成的最小系統(tǒng)為控制核心的頻率特性測(cè)試儀。系統(tǒng)基于DDS(直接數(shù)字頻率合成)原理和多周期同步計(jì)數(shù)相位測(cè)量法,由信號(hào)發(fā)生器,被測(cè)雙T網(wǎng)絡(luò),真
          • 關(guān)鍵字: 89C55  FPGA  頻率特性測(cè)試儀    

          應(yīng)對(duì)功耗挑戰(zhàn):晶體管技術(shù)方案面臨瓶頸

          • 在電費(fèi)占運(yùn)營(yíng)成本 (OPEX) 很大一部分,而運(yùn)營(yíng)成本則占總成本約 70% 的情況下,降低功耗對(duì)運(yùn)營(yíng)商來(lái)說(shuō)已刻不容緩。以前,芯片提供商想辦法通過(guò)晶體管和工藝技術(shù)來(lái)降低功耗。雖然晶體管是產(chǎn)生功耗的主要原因,但并非唯一因素,而且通過(guò)晶體管來(lái)降低功耗作用是有限的。
          • 關(guān)鍵字: 賽靈思  FPGA  

          基于FPGA的外部存儲(chǔ)器設(shè)計(jì)

          • 摘要:為了提高雷達(dá)海量數(shù)據(jù)的處理速度,采用FPGA設(shè)計(jì)了一種高速外部存儲(chǔ)器,通過(guò)多次實(shí)驗(yàn),驗(yàn)證了設(shè)計(jì)方法的可行性。高速外部存儲(chǔ)器可以有效地提高數(shù)據(jù)存儲(chǔ)速度,節(jié)約讀/寫(xiě)時(shí)間,從而滿足信號(hào)處理的高速實(shí)時(shí)的要求
          • 關(guān)鍵字: FPGA  外部存儲(chǔ)器    

          FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì)

          • FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì),今朝醫(yī)護(hù)人員一般不能全程陪護(hù),會(huì)給病人和醫(yī)務(wù)人員帶來(lái)良多平安隱患和未便。本文設(shè)計(jì)了一種集輸液節(jié)制、顯示、報(bào)警、語(yǔ)音通信等多種 功能的輸液節(jié)制系統(tǒng)?! ? 系統(tǒng)總體設(shè)計(jì)  輸液監(jiān)控系統(tǒng)原理如圖1所示,包括FP
          • 關(guān)鍵字: FPGA  核心  多功能  輸液系統(tǒng)    

          在FPGA中實(shí)現(xiàn)圖像格式轉(zhuǎn)換的參考設(shè)計(jì)

          • 引言服務(wù)器、交換機(jī)、前端編碼器以及專(zhuān)用演播顯示器等廣播基礎(chǔ)設(shè)備系統(tǒng)支持各種輸入圖像格式,在存儲(chǔ)、...
          • 關(guān)鍵字: FPGA  圖像格式轉(zhuǎn)換  ASSP  

          基于DVI和FPGA的視頻疊加器設(shè)計(jì)

          • 摘要:利用FPGA作為主控單元,以數(shù)字視頻接口DVI為視頻接口、TI公司的TFP401和TFP410為視頻信號(hào)的編解碼芯片...
          • 關(guān)鍵字: FPGA  最小化傳輸差分信號(hào)  

          基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)

          • 摘要:為了實(shí)現(xiàn)對(duì)0~1 MHz的信號(hào)進(jìn)行測(cè)量以及顯示的目的,制作了基于SOPC技術(shù)的VGA顯示數(shù)字存儲(chǔ)示波器。采用硬件與軟件相配合的設(shè)計(jì)方法,主要模塊有基于FPGA的最小系統(tǒng)模塊、信號(hào)調(diào)理電路模塊、AD采樣模塊、觸發(fā)電路
          • 關(guān)鍵字: FPGA  VGA  多通道  數(shù)字示波器    

          基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)

          • 摘要:提出采用正則有符號(hào)數(shù)字量(CSD)編碼技術(shù)實(shí)現(xiàn)FIR濾波器。首先分析了FIR數(shù)字濾波器理論及常用設(shè)計(jì)方法的不足,然后介紹了二進(jìn)制數(shù)的CSD編碼技術(shù)及其特點(diǎn),給出了其于CSD編碼的定點(diǎn)常系數(shù)FIR濾波器設(shè)計(jì)過(guò)程,使用
          • 關(guān)鍵字: FPGA  FIR  數(shù)字濾波器  優(yōu)化設(shè)計(jì)    
          共7201條 297/481 |‹ « 295 296 297 298 299 300 301 302 303 304 » ›|

          fpga-pwm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();