fpga-pwm 文章 進入fpga-pwm技術(shù)社區(qū)
亞科鴻禹發(fā)布新版FPGA原型驗證板StarFire6S-DARM
- 亞科鴻禹科技有限公司（HyperSilicon）于近日在北京推出了名為StarFire6S-DARM的系列新型FPGA原型驗證系統(tǒng)。該公司原有的StarFire5S-V系列主要針對各類視音頻SOC的設計驗證，被國內(nèi)設計公司廣泛采用累計達20多套。這款新的StarFire6S-DARM系列繼承了StarFire5S-V系列的大部分優(yōu)點，在容量、靈活性和性能指標方面有了進一步提高，同時支持采用各類型ARMTM處理器的SOC驗證，從而適應更廣泛的SOC/ASIC/IP/FPGA的原型驗證和算法實現(xiàn)的要求。
- 關(guān)鍵字： FPGA StarFire6S-DARM 單片機 嵌入式系統(tǒng) 亞科鴻禹
基于CPCI總線架構(gòu)設計的實時圖像信號處理平臺
- 摘要: 本文主要介紹了基于CPCI 總線設計的實時信號處理業(yè)務所需的一種專用設備平臺。關(guān)鍵詞： CPCI BUS；平臺；實時信號處理；DSP+FPGA 系統(tǒng)設計DSP+FPGA混用設計為了提高算法效率，實時處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設計的。業(yè)務板以FPGA為處理核心，實現(xiàn)數(shù)字視頻信號的實時圖像處理，DSP實現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應中斷，實現(xiàn)數(shù)據(jù)通信和存儲實時信號。首先，本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復雜、運算速度高、尋址靈
- 關(guān)鍵字： 0704_A BUS CPCI DSP+FPGA 單片機 平臺 嵌入式系統(tǒng) 實時信號處理 雜志_設計天地
Maxim PWM型降壓轉(zhuǎn)換器MAX8805Y/MAX8805Z
- Maxim Integrated Products (NASDAQ: MXIM)推出600mA、PWM型降壓轉(zhuǎn)換器MAX8805Y/MAX8805Z ，器件采用2mm x 2mm晶片級封裝(WLP)，可用于WCDMA/NCDMA功率放大器(PA)。該系列器件集成了高效降壓轉(zhuǎn)換器，優(yōu)化了電池效率，適用于中等功率和小功率傳輸，同時還具有60m 的旁路FET，可提供1.5A的峰值電流。MAX8805Y/MAX8805Z所具有的高效率以及微型封裝的特性，使其非常適合多頻帶WCDMA/NCDMA應用，例如蜂窩電
- 關(guān)鍵字： MAX8805Y MAX8805Z Maxim PWM 電源技術(shù) 降壓轉(zhuǎn)換器 模擬技術(shù)
FPGA與DS18B20型溫度傳感器通信的實現(xiàn)
- DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達0.0625℃，被測溫度用符號擴展的16位數(shù)字量方式串行輸出。 一線式(1-WIRE)串行總線是利用1條信號線就可以與總線上若干器件進行通信。具體應用中可以利用微處理器的I/O端口對DS18B20直接進行通信，也可以通過現(xiàn)場可編程門陣列(FPGA)等可編程邏輯器件(PLD)實現(xiàn)對1-WIRE器件的通信。
- 關(guān)鍵字： DS18B20 FPGA 傳感器 單片機 嵌入式系統(tǒng)
基于IP核的FPGA設計方法
- 前 言 幾年前設計專用集成電路(ASIC) 還是少數(shù)集成電路設計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設計能力跟不上制造能力的矛盾也日益突出?，F(xiàn)在設計人員已不必全部用邏輯門去設計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設計,ASIC 設計人員可以應用等
- 關(guān)鍵字： ASIC CPLD FPGA IP 單片機 嵌入式系統(tǒng)
基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實現(xiàn)
- 1 并行流水結(jié)構(gòu)FIR的原理 在用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現(xiàn)復雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結(jié)構(gòu)。這里運用并行流水線結(jié)構(gòu)來實現(xiàn)速度和硬件面積之間的互換和折衷。 在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項強大的實現(xiàn)技術(shù)，并且不需要大量重復設置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
- 關(guān)鍵字： FIR濾波器 FPGA 并行流水線 單片機 可重配 嵌入式系統(tǒng)
凌力爾特推出電流模式 PWM 控制器 LTC3873
- 凌力爾特公司（Linear Technology Corporation）推出電流模式 PWM 控制器 LTC3873，該器件減小了反激式、升壓型和 SEPIC 電源的尺寸，并降低了復雜性。這個器件含有設計額定功率高達 25W 的高效率單端隔離和非隔離反激式轉(zhuǎn)換器所必需的所有功能，這類轉(zhuǎn)換器用于電信、網(wǎng)絡設備、以太網(wǎng)供電（PoE）、汽車、消費電子產(chǎn)品和普通家用電源。LTC3873 非常適用于啟動時輸入可能從 9V 變化到 75V 的寬輸入電壓范圍應用，該器件在啟動后將在 4V 至 75V 范圍內(nèi)保持工
- 關(guān)鍵字： PWM 電源技術(shù) 凌力爾特 模擬技術(shù)
基于ARM的FPGA加載配置實現(xiàn)
- 引言 基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設計要求配置速度高、容量大、以及遠程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進行配置的的設計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
- 關(guān)鍵字： ARM FPGA 單片機 配置 嵌入式系統(tǒng)
基于SYSTEM C的FPGA設計方法
- 一、概述 隨著VLSI的集成度越來越高，設計也越趨復雜。一個系統(tǒng)的設計往往不僅需要硬件設計人員的參與，也需要有軟件設計人員的參與。軟件設計人員與硬件設計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設計的成敗。傳統(tǒng)的設計方法沒有使軟件設計工作與硬件設計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設計人員在系統(tǒng)設計后期不能為硬件設計人員的設計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設計中往往帶有DSP Core或其它CPU Core。這些都使得單
- 關(guān)鍵字： C FPGA SYSTEM 單片機 嵌入式系統(tǒng)
基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設計
- 介紹了一種基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設計方案，以高性能數(shù)字信號處理器ADSP—BF535作為核心，結(jié)合現(xiàn)場可編程門陣列FPGA，實現(xiàn)了實時數(shù)字圖像處理。 小波分析是近年迅速發(fā)展起來的新興學科，與Fourier分析和Gabor變換相比，小波變換是時間(空間)頻率的局部化分析，它通過伸縮平移運算對信號逐步進行多尺度細化，最終達到高頻處時間細分和低頻處頻率細分，能自動適應時頻信號分析的要求，從而可聚焦到信號的任意細節(jié)．解決了Fourier分
- 關(guān)鍵字： DSP FPGA 小波圖像處理
FPGA在智能儀表中的應用
- 隨著微電子技術(shù)的發(fā)展，采用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字信號處理得到了飛速發(fā)展。由于FPGA具有現(xiàn)場可編程的特點，可以實現(xiàn)專用集成電路，因此越來越受到硬件電路設計工程師們的青睞。 目前，在自動化監(jiān)測與控制儀器和裝置中，大多以8位或16位MCU為核心部件。然而伴隨著生產(chǎn)技術(shù)的進步和發(fā)展，對監(jiān)測與控制的要求也在不斷提高，面對日益復雜的監(jiān)測對象和控制算法，傳統(tǒng)的MCU往往不堪重負。把FPGA運用到這些儀表和設備中，可以減少這些儀器、設備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積。 在低阻值
- 關(guān)鍵字： FPGA) 測量 測試 單片機 嵌入式系統(tǒng) 智能儀表
fpga-pwm介紹
您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
fpga-pwm電路
fpga-pwm相關(guān)帖子
fpga-pwm資料下載
fpga-pwm專欄文章
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473