<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-pwm

          磁懸浮電機(jī)數(shù)字控制器解決方案,提供器件選型

          • 設(shè)計了一個基于模糊控制的變參數(shù)PID控制器,利用模糊控制的專家推理能力,實時調(diào)整PID的系數(shù),以FPGA硬件電路實現(xiàn)算法程序,以改善磁懸浮電機(jī)控制系統(tǒng)的控制品質(zhì)。
          • 關(guān)鍵字: 磁懸浮電機(jī)  數(shù)字控制器  FPGA  

          一種基于FPGA的T-MPLS網(wǎng)絡(luò)Gb/s核心節(jié)點的設(shè)計

          • 主要內(nèi)容是為實現(xiàn)T-MPLS技術(shù)于傳送網(wǎng)絡(luò)中的應(yīng)用。新的面向連接的分組傳送技術(shù)T-MPLS中,高速率的數(shù)據(jù)轉(zhuǎn)發(fā)交換是其實現(xiàn)的關(guān)鍵。項目設(shè)計了一種基于FPGA的四端口千兆速率T-MPLS交換芯片的實現(xiàn)方案,用以完成T-MPLS網(wǎng)絡(luò)中數(shù)據(jù)交換轉(zhuǎn)發(fā),同時在邊緣節(jié)點完成業(yè)務(wù)的上下路,并進(jìn)一步完成網(wǎng)絡(luò)控制和管理平面的設(shè)計。
          • 關(guān)鍵字: T-MPLS網(wǎng)絡(luò)  核心節(jié)點  FPGA  VIIPro  

          基于軟件無線電的通信系統(tǒng)試驗平臺的設(shè)計實現(xiàn),軟硬件原理、架構(gòu)

          • 本項目為一個基于 DSP 和 FPGA 的軟件無線電實驗平臺。是由可編程器件 DSP 和可重構(gòu)邏輯器件 FPGA 搭建而成的,可提供了一個良好的數(shù)字無線通信環(huán)境,可以將多種調(diào)制解調(diào)算法在實驗平臺上實現(xiàn),并能實現(xiàn)多種模式之間的切換。為學(xué)生可能通過自主編程來實現(xiàn)通信系統(tǒng)的相關(guān)功能,有助于學(xué)習(xí)和鞏固相關(guān)知識。
          • 關(guān)鍵字: 軟件無線電  通信系統(tǒng)  FPGA  QPSK  Spartan3E  

          基于FPGA的指紋識別模塊設(shè)計

          • 本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片,通過富士通公司的MFS300滑動式電容指紋傳感器對指紋圖象進(jìn)行提取,然后對提取的指紋圖像進(jìn)行灰度濾波、圖像增強、二值化、二值去噪、細(xì)化等預(yù)處理,得到清晰的指紋圖象,再從清晰的指紋圖象中提取指紋特征點,存入外部FLASH作為建檔模板
          • 關(guān)鍵字: 指紋識別  傳感器  FPGA  

          基于FPGA的2.45G RFID閱讀器基帶系統(tǒng)設(shè)計,硬件原理、框圖

          • 主要實現(xiàn)基帶信號處理與信息管理。具體包括:曼徹斯編碼、米勒解碼、GMSK調(diào)制/解調(diào)、BPSK解調(diào)/解調(diào)、防碰撞算法、網(wǎng)絡(luò)接口協(xié)議。
          • 關(guān)鍵字: RFID  閱讀器基帶  FPGA  多普勒頻移  數(shù)字補償  

          基于FPGA的點陣LED顯示屏控制器的設(shè)計

          • LED屏幕在現(xiàn)代信息化的社會里應(yīng)用越來越廣泛,而它的靈魂是其內(nèi)部的控制器。傳統(tǒng)的LED控制器絕大部分是基于單片機(jī)設(shè)計的,這種控制器在控制單色或雙色點陣是足夠的,但是使用它來控制多彩色的LED屏和高分辨率的LED屏,是非常困難的。為解決這一問題,本文提出了一種基于FPGA的LED點陣屏的控制器設(shè)計。
          • 關(guān)鍵字: 控制器  LED顯示  FPGA  

          SOPC實現(xiàn)4路高清攝像頭視頻處理的方案設(shè)計,軟硬件架構(gòu)

          • 本項目基于高性能FPGA開發(fā)平臺,實現(xiàn)4路高速CCD攝像頭視頻數(shù)據(jù)采集,采用基于SIFT特征點提取算法進(jìn)行圖像特征提取與匹配,并采用了加權(quán)平均方法對視頻進(jìn)行拼接,實現(xiàn)4路視頻的實時拼接的環(huán)視SOC系統(tǒng)設(shè)計。
          • 關(guān)鍵字: SOPC  視頻處理  SIFT算法  FPGA  Spartan-6  

          DIY你的體感游戲:人體動作識別系統(tǒng)的設(shè)計,提供軟硬件實現(xiàn)方案

          • 本項目使用Virtex-5 OpenSPARC評估平臺,首先通過VGA解碼芯片,將PC機(jī)中的視頻流數(shù)據(jù)解碼出R、G、B信號值和場、行信號。然后使用OV7670數(shù)字?jǐn)z像頭,攝取人體的手部動作,運用一定的算法,對攝像頭數(shù)據(jù)進(jìn)行處理,判定此時的人體動作,然后將其與RGB分量信號進(jìn)行疊加,通過配置DVI接口芯片,將疊加后的圖像送至顯示器顯示。
          • 關(guān)鍵字: Virtex-5  動作識別  DIY  數(shù)字?jǐn)z像頭  FPGA  

          大熱的虹膜身份識別系統(tǒng)設(shè)計,提供軟硬件參考解決方案

          • 使用FPGA進(jìn)行虹膜特征的提取和匹配計算。將用戶的虹膜特征數(shù)據(jù)事先存儲在數(shù)據(jù)庫中,捕獲測試者的虹膜圖像,通過預(yù)處理以及特征提取,得到待測特征數(shù)據(jù),與數(shù)據(jù)庫中的特征數(shù)據(jù)進(jìn)行模式匹配,根據(jù)Bayes最大后驗概率準(zhǔn)則判斷測試者的身份。
          • 關(guān)鍵字: 虹膜身份識別  Spartan3E  攝像頭  虹膜圖像  FPGA  

          DIY小發(fā)明:打造你自己的流媒體播放器,解決方案、硬件框圖

          • 主要內(nèi)容為利用Xilinx的Virtex-2 Pro FPGA 上豐富的邏輯資源來實現(xiàn)一個自定義的模塊,該模塊能作為流媒體播放過程中的一個功能部件。
          • 關(guān)鍵字: DIY  流媒體播放器  Virtex-2Pro  FPGA  

          基于FPGA的IIR數(shù)字濾波器的設(shè)計方案

          • 用FPGA實現(xiàn)數(shù)字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點,所以得到了較為廣泛的應(yīng)用。本文以巴特沃思數(shù)字帶通濾波器為例,較為詳細(xì)地介紹了其設(shè)計和實現(xiàn)方法。給定巴特沃茲數(shù)字帶通濾波器的抽樣頻率為500Hz,上、下邊帶截止頻率分別為150Hz和30Hz。
          • 關(guān)鍵字: IIR數(shù)字濾波器  雙線性變換法  FPGA  matlab  

          FPGA設(shè)計頻率計算方法

          • 我們的設(shè)計需要多大容量的芯片?我們的設(shè)計能跑多快?這是經(jīng)常困擾工程師的兩個問題。對于前一個問題,我們可能還能先以一個比較大的芯片實現(xiàn)原型,待原型完成再選用大小合適的芯片實現(xiàn)。對于后者,我們需要一個比較精確的預(yù)估。
          • 關(guān)鍵字: 頻率計算  D觸發(fā)器  FPGA  Tlogic  

          14nm的FPGA需要什么樣的電源管理IC?

          • 現(xiàn)在的FPGA不僅僅是一個邏輯器件,它現(xiàn)在更加像一個平臺,在一個FPGA中常常會包含有數(shù)字信號處理、嵌入式處理、高速串行和其他高端技術(shù)模塊。那么,這樣的FPGA需要什么樣的電源管理IC來與之配合呢?
          • 關(guān)鍵字: 電源管理IC  14nm  FPGA  Enpirion  CycloneVSoC  

          分析FPGA的基本結(jié)構(gòu)

          • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。
          • 關(guān)鍵字: 硬核  輸入/輸出  FPGA  邏輯單元  RAM  

          如何通過RTL分析、SDC約束和綜合向?qū)Ц焱瞥鯢PGA設(shè)計

          • EDA 公司和 FPGA 廠商不斷開發(fā)新的工具和方法,推進(jìn)繁瑣任務(wù)的自動化,幫助設(shè)計團(tuán)隊集中精力做好創(chuàng)造性工作。下面我們就來看看 FPGA 工具流程的演進(jìn)發(fā)展,了解一下現(xiàn)代 FPGA 團(tuán)隊是如何利用 RTL分析、約束生成和綜合導(dǎo)向來減少設(shè)計迭代的。
          • 關(guān)鍵字: RTL  SDC  綜合向?qū)?/a>  FPGA  
          共7200條 93/480 |‹ « 91 92 93 94 95 96 97 98 99 100 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();