fpga-spartan 文章進(jìn)入fpga-spartan技術(shù)社區(qū)

醫(yī)療電子平臺選擇:FPGA、ARM、X86、DSP還是GPU分析

　　“邁瑞對于處理器平臺的選擇有兩個看似矛盾的原則：‘多’和‘少’。其中‘多’是指多樣性，我們知道無論是DSP、ARM、X86還是FPGA、GPU，每個平臺都有各自的優(yōu)點(diǎn)和缺陷，因此在設(shè)計(jì)產(chǎn)品時就可以根據(jù)他們的特點(diǎn)進(jìn)行選擇和搭配，處理器平臺的多樣性以及合理的搭配可以使產(chǎn)品更具有競爭力。”在日前舉辦的第三屆中國國際醫(yī)療電子技術(shù)大會(CMET2010)上，深圳邁瑞生物醫(yī)療電子硬件技術(shù)委員會執(zhí)行主任、系統(tǒng)工程師姚力與
關(guān)鍵字： FPGA ARM

基于FPGA 的太陽能并網(wǎng)逆變器的研究

　　系統(tǒng)概述　　新能源發(fā)電成為21世紀(jì)解決能源危機(jī)的必經(jīng)出路，光伏發(fā)電、風(fēng)電、核電等新能源發(fā)電是目前新能源發(fā)電研究的幾大方向。這幾種新能源各有各的特點(diǎn)，我們選擇了最靠近我們的光伏發(fā)電作為研究出發(fā)點(diǎn)。　　目前光伏發(fā)電并網(wǎng)技術(shù)的研究愈加深入成熟，而關(guān)于光伏發(fā)電技術(shù)的具體應(yīng)用環(huán)節(jié)還是有著許多發(fā)揮余地。光伏發(fā)電的優(yōu)點(diǎn)是清潔安全、分布相對較為均勻、可持續(xù)利用。同時光伏發(fā)電也存在自己的問題，其中一個很重要的問題是光伏發(fā)電需要做的是收集輻射到地表的太陽能，這個環(huán)節(jié)需要占用大量的空間，這個問題使光伏發(fā)電的應(yīng)用有著
關(guān)鍵字： FPGA 逆變器

FPGA效能大躍進(jìn)的秘密

效能提升，功耗降低，面積變小，幾者能否兼得。
關(guān)鍵字： Altera FPGA

混合信號IC──復(fù)雜電源管理組件的設(shè)計(jì)挑戰(zhàn)及解決方案

　　隨著系統(tǒng)內(nèi)電源數(shù)量的增多，為了確保其安全、經(jīng)濟(jì)、持續(xù)和正常的工作，對電源軌進(jìn)行監(jiān)測和控制變得非常重要，特別是在使用微處理器時。確定電壓軌是否處于工作范圍內(nèi)，以及該電壓相對于其它電壓軌是否按照正確的時序上電或斷電，這些對于系統(tǒng)執(zhí)行的可靠性和安全性來說都是至關(guān)重要的。例如FPGA，在向組件提供5V I/O(輸入/輸出)電壓之前，必須先施加3.3V的核心電壓，并持續(xù)至少20ms，以避免組件上電時受到損壞。對于系統(tǒng)的可靠性來說，滿足這樣的時序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。
關(guān)鍵字： FPGA DSP

混合信號FPGA實(shí)現(xiàn)真正單芯片SOC

　　要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡單，因?yàn)檫@樣就能將材料成本、部件庫存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果一項(xiàng)設(shè)計(jì)功能的精髓能夠深植于單一芯片上，將會大大增加第三方取得這項(xiàng)設(shè)計(jì)的困難度。　　單芯片系統(tǒng)對嵌入式系統(tǒng)設(shè)計(jì)師來說，往往會隨著其面對的不同的系統(tǒng)設(shè)計(jì)而各有不同。例如，在龐大的娛樂或通信消費(fèi)產(chǎn)品市場中，SoC意味著一顆具有數(shù)百萬邏輯門的集成電路(IC)，其中包含許多大型定制邏輯模塊，并有將芯片的數(shù)字處
關(guān)鍵字： FPGA SOC

Mentor Graphics 宣布推出旨在提升測試平臺效率的 EZ-VIP 包

　　Mentor Graphics公司今天宣布即時推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗(yàn)證團(tuán)隊(duì)，可將創(chuàng)建、實(shí)例化、配置和連接 QVIP 測試平臺的時間縮短 5 倍以上，從而顯著提高效率。這就意味著，驗(yàn)證團(tuán)隊(duì)可以將更多的時間花在 QVIP 上，以驗(yàn)證他們的設(shè)計(jì)在功能上是否正確。　　EZ-VIP 包由 QVIP 配置軟件、一個 VIP 調(diào)通服務(wù)包和一個全新的 EZ-VIP API 組成。其中，QVI
關(guān)鍵字： Mentor Graphics FPGA

【從零開始走進(jìn)FPGA】玩轉(zhuǎn)VGA

　　一、VGA的誘惑　　首先，VGA的驅(qū)動，這事，一般的單片機(jī)是辦不到的;由于FPGA的速度，以及并行的優(yōu)勢，加上可現(xiàn)場配置的優(yōu)勢，VGA的配置，只有俺們FPGA可以勝任，也只有FPGA可以隨心所欲地配置(當(dāng)然ARM也可以，應(yīng)用比較高吧)。　　初學(xué)者就是喜歡看炫的效果，往往會忍不住想玩。尤其玩FPGA的，沒玩VGA就感到跟單片機(jī)沒啥提升，因此VGA的驅(qū)動也不得不講。Bingo當(dāng)年也是如此。擋不住VGA的誘惑，初學(xué)者問Bingo VGA問題的人也是灰常的多，也許一般教科書理論太強(qiáng)，實(shí)際應(yīng)用不是很身后
關(guān)鍵字： VGA FPGA

英特爾收購阿爾特拉，發(fā)布向GPU的宣戰(zhàn)宣言——新FPGA

看起來效率提升了兩倍，很強(qiáng)大的樣子。
關(guān)鍵字：英特爾 FPGA

Altera宣布Stratix 10的創(chuàng)新全面刷新高端FPGA和SoC業(yè)界性能指標(biāo)記錄

　　Altera公司今天發(fā)布其Stratix® 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié)，這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實(shí)現(xiàn)全面突破，勢必將云時代的網(wǎng)絡(luò)通信技術(shù)推向又一個巔峰。　　Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架構(gòu)，由Intel® 14 nm三柵極工藝技術(shù)制造，內(nèi)核性能是前一代FPGA的2倍。業(yè)界性能最好、密度最高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU級別浮點(diǎn)計(jì)算性能和異構(gòu)
關(guān)鍵字： Altera FPGA

FPGA開發(fā)外設(shè)子板模塊電路設(shè)計(jì)詳解

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的開發(fā)相對于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn);相比于PC或單片機(jī)(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。目前國內(nèi)有專
關(guān)鍵字： FPGA A/D

基于FPGA的915MHz射頻讀卡器設(shè)計(jì)

　　射頻識別(RFID)技術(shù)是一種非接觸式的自動識別技術(shù)，通過射頻信號自動識別目標(biāo)對象并獲取相關(guān)信息。通常RFID系統(tǒng)主要由應(yīng)用軟件、射頻卡以及讀卡器三部分構(gòu)成[1]。相對于低頻段的RFID系統(tǒng)，工作在860 MHz～960 MHz的超高頻段(UHF)RFID系統(tǒng)有著讀取距離遠(yuǎn)、閱讀速度快等優(yōu)點(diǎn)，是目前國際上RFID技術(shù)發(fā)展的熱點(diǎn)[2]。讀卡器的設(shè)計(jì)是RFID系統(tǒng)設(shè)計(jì)中的關(guān)鍵部分，設(shè)計(jì)方案有很多種。FPGA[3]具有開發(fā)簡單、靜態(tài)可重復(fù)編程和動態(tài)在線編程的特點(diǎn)，已經(jīng)成為當(dāng)今應(yīng)用最廣泛的可編程專用集成電路。
關(guān)鍵字： FPGA 讀卡器

FPGA的系統(tǒng)架構(gòu)組成和器件互聯(lián)問題

　　通常來講，“一個好漢三個幫”，一個完整的嵌入式系統(tǒng)中由單獨(dú)一個FPGA使用的情況較少。通常由多個器件組合完成，例如由一個FPGA+CPU來構(gòu)成。通常為一個FPGA+ARM，ARM負(fù)責(zé)軟件配置管理，界面輸入外設(shè)操作等操作，F(xiàn)PGA負(fù)責(zé)大數(shù)據(jù)量運(yùn)算，可以看做CPU的專用協(xié)處理器來使用，也常會用于擴(kuò)展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者網(wǎng)絡(luò)處理器+FPGA等種種架構(gòu)形式，這些架構(gòu)形式構(gòu)成整個高速嵌入式設(shè)備的處理形態(tài)。　　不得不說的是，隨著技術(shù)的進(jìn)步，現(xiàn)在CP
關(guān)鍵字： ARM FPGA

從數(shù)字PWM信號獲得準(zhǔn)確、快速穩(wěn)定的模擬電壓

　　引言　　脈寬調(diào)制(PWM)是從微控制器或FPGA等數(shù)字器件產(chǎn)生模擬電壓的一種常用方法。大多數(shù)微控制器都具有內(nèi)置的專用PWM產(chǎn)生外設(shè)，而且其僅需幾行RTL代碼即可從FPGA產(chǎn)生一個PWM信號。如果模擬信號的性能要求不是太嚴(yán)格，那么這就是一種簡單和實(shí)用的方法，因?yàn)樗恍枰粋€輸出引腳，而且與具有一個SPI或I2C接口的數(shù)模轉(zhuǎn)換器(DAC)相比，其代碼開銷是非常低。圖1示出了一款典型應(yīng)用，其采用一個經(jīng)濾波的數(shù)字輸出引腳來產(chǎn)生一個模擬電壓。　　該方案的諸多不足之處您不必深究就能發(fā)現(xiàn)。理想情況下，一個1
關(guān)鍵字： PWM FPGA

FPGA和DDS在信號源中的應(yīng)用

　　1引言　　DDS同DSP(數(shù)字信號處理)一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個關(guān)鍵技術(shù)。在各行各業(yè)的測試應(yīng)用中，信號源扮演著極為重要的作用。但信號源具有許多不同的類型，不同類型的信號源在功能和特性上各不相同，分別適用于許多不同的應(yīng)用。目前，最常見的信號源類型包括任意波形發(fā)生器，函數(shù)發(fā)
關(guān)鍵字： FPGA DDS

基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)

　　光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測出隨光纖環(huán)的轉(zhuǎn)動而產(chǎn)生的兩路超輻射光束之間的相位差，由此計(jì)算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個部分組成。伺服于表頭的調(diào)制解調(diào)電路根據(jù)輸進(jìn)的電信號，經(jīng)過相應(yīng)的變換后形成反饋信號送至表頭的相位調(diào)制器中。在實(shí)際的應(yīng)用過程中，相應(yīng)的調(diào)制解調(diào)電路應(yīng)該根據(jù)溫度、振動等情況做出相應(yīng)的改變，才能最大限度地保證陀螺的精度要求。本文設(shè)計(jì)了一種基于FPGA的測試系統(tǒng)，模擬光纖陀螺儀的表頭，并檢測調(diào)制
關(guān)鍵字： FPGA 陀螺儀