fpga-spartan 文章 進入fpga-spartan技術(shù)社區(qū)
基于Nios II的機器人視覺伺服控制器的研究與設(shè)計
- 引言 Altera公司的Nios II處理器是可編程邏輯器件的軟核處理器。NiosII軟核處理器和存儲器、I/O接口等外設(shè)可嵌入到FPGA中，組成一個可編程單芯片系統(tǒng)(SOPC)，大大降低了系統(tǒng)的成本、體積和功耗。適合網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費市場等各種嵌入式應(yīng)用場合。 本文提出一個基于Nios II處理器結(jié)構(gòu)的系統(tǒng)用于實現(xiàn)機器人實時運動檢測跟蹤，使用線性卡爾曼濾波器算法來快速完成運動估計及進一步分析和校正，算法中的乘除利用MATLAB/DSP Builder生成的模塊作為Nios
- 關(guān)鍵字： Nios II FPGA
基于FPGA的三軸伺服控制器的設(shè)計優(yōu)化
- 目前伺服控制器的設(shè)計多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會大打折扣，因此以FPGA為控制核心，對應(yīng)用于機載三軸伺服控制平臺的控制器進行了設(shè)計與優(yōu)化。 1 總體方案 FPGA(Field-Prograromable Gate Array，現(xiàn)場可編程門陣列)是在PAL，GAL，CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念，內(nèi)部包括可配置
- 關(guān)鍵字： FPGA 伺服控制器
基于FPGA的伺服驅(qū)動器分周比設(shè)計與實現(xiàn)
- 引 言 電動機是各類數(shù)控機床的重要執(zhí)行部件。要實現(xiàn)對電動機的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構(gòu)造簡單，機械壽命長，易實現(xiàn)高分辨率等優(yōu)點，已被廣泛采用。增量式光電編碼器輸出有A，B，Z三相信號，其中A相和B相相位相差90°，Z相是編碼器的“零位”，每轉(zhuǎn)只輸出一個脈沖。在應(yīng)用中，經(jīng)常需要對A相、B相正交脈沖按照一定的比例，即分周比進行分頻。分頻的難點是，無論設(shè)定分
- 關(guān)鍵字： FPGA VHDL
小梅哥和你一起深入學習FPGA之數(shù)碼鐘（下）
- 圖中存在較多的模塊，因此在此將每個模塊的功能做簡單介紹： 另外，Clock_Control模塊為綜合模塊，內(nèi)部包含了時、分、秒、時鐘計數(shù)器模塊和時間設(shè)定模塊，該模塊的內(nèi)部結(jié)構(gòu)這里小梅哥不做過多介紹，詳細請參看代碼。 五、 代碼組織方式 本實驗主要學習由頂向下的設(shè)計流程，代碼均為常見風格，這里不多做介紹。希望讀者能夠通過代碼架構(gòu)，學習領(lǐng)會這種自頂向下的設(shè)計結(jié)構(gòu)的優(yōu)勢。 六、 關(guān)鍵代碼解讀 本設(shè)計中，頂層模塊主要實現(xiàn)了各個模塊的例化和數(shù)碼管顯示使能的多路控制，相信看了圖4
- 關(guān)鍵字： FPGA 數(shù)碼鐘
FPGA、CPU、DSP的競爭與融合
- 對FPGA技術(shù)來說，早期研發(fā)在5年前就已開始嘗試采用多核和硬件協(xié)處理加速技術(shù)朝系統(tǒng)并行化方向發(fā)展。在實際設(shè)計中，F(xiàn)PGA已經(jīng)成為CPU的硬件協(xié)加速器，很多芯片廠商采用了硬核或軟核CPU+FPGA的模式，今后這一趨勢也將繼續(xù)下去。 CPU+FPGA模式的興起 賽靈思根據(jù)市場需求，率先于2010年4月28日發(fā)布了集成ARM Cortex-A9CPU和28nmFPGA的可擴展式處理平臺(Extensible Processing Platform)架構(gòu)。 該公司全球市場營銷及業(yè)務(wù)開發(fā)高級副
- 關(guān)鍵字： FPGA DSP
基于FPGA的結(jié)構(gòu)光圖像中心線提取
- 在線結(jié)構(gòu)光視覺三維測量系統(tǒng)中，為了實現(xiàn)對結(jié)構(gòu)光圖像線條紋中心的實時高精度提取，本文采用了極值法、閾值法和灰度重心法相結(jié)合的中心線提取方法。利用現(xiàn)場可編程門陣列器件(FPGA)的流水線技術(shù)以及并行技術(shù)的硬件設(shè)計來完成運算，保證了光條紋中心點的實時準確提取。實驗表明采用FPGA 實現(xiàn)圖像處理的專用算法能滿足圖像數(shù)據(jù)進行實時準確提取的要求。
- 關(guān)鍵字： 結(jié)構(gòu)光圖像 中心線提取 FPGA 201506
一種低誤碼率的ADS-B接收機的設(shè)計
- 針對廣播式自動相關(guān)監(jiān)控(ADS-B)接收機存在高誤碼率的問題，設(shè)計一種基于FPGA的ADS-B接收機，通過ADC電路轉(zhuǎn)換解調(diào)后的模擬信號為數(shù)字信號，并利用FPGA的并行處理的特點，采用流水線方式處理ADS-B信號;利用有關(guān)數(shù)字濾波和數(shù)字信號提取算法，計算得到ADS-B信息，并經(jīng)過PL2303HX發(fā)送電腦上位機中。實驗結(jié)果證明，可以較好地完成1090MHz ES ADS-B信號的接收，實現(xiàn)了內(nèi)部數(shù)字信號濾波算法和CRC校驗，有效地降低設(shè)備的誤碼率。
- 關(guān)鍵字： ADS-B FPGA 1090MHz 201506
Altera推出新套件加速FPGA和SoC設(shè)計
- Altera推出Quartus II軟體新套件--Spectra-Q。以提高下一代可程式化元件的設(shè)計效能，縮短產(chǎn)品面市時間。新產(chǎn)品能縮短編譯時間，提供通用、快速追蹤設(shè)計輸入和置入式IP整合特性，令采用現(xiàn)場可編程閘陣列(FPGA)和系統(tǒng)單晶片(SoC)的設(shè)計快馬加鞭，使用者可在更高抽象層級上設(shè)計與實現(xiàn)，大幅縮短設(shè)計時間。 Altera軟體和IP市場資深總監(jiān)Alex Grbic表示，F(xiàn)PGA和SoC具有數(shù)百萬個邏輯單元的元件，支援幾百種介面的通訊協(xié)定，提供新的硬式核心功能模組，提高元件的功能，因此須
- 關(guān)鍵字： Altera FPGA
Altera經(jīng)過認證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計
- Altera公司(NASDAQ: ALTR)今天宣布，為使用Altera現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)設(shè)計人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。 在工業(yè)安全強制要求下，工業(yè)設(shè)備必須經(jīng)過認證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標準安全指南。一般而言，這類產(chǎn)品必
- 關(guān)鍵字： Altera FPGA
Altera經(jīng)過認證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計
- Altera公司今天宣布，為使用Altera現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)設(shè)計人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。 在工業(yè)安全強制要求下，工業(yè)設(shè)備必須經(jīng)過認證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標準安全指南。一般而言，這類產(chǎn)品必須符合IEC 61508
- 關(guān)鍵字： Altera FPGA
易于工程實現(xiàn)的脈沖信號實時測頻算法
- 脈沖信號是現(xiàn)代雷達主要采用的信號形式，脈沖信號頻率測量是雷達偵察中不可或缺的環(huán)節(jié)，對雷達對抗起著重要的作用。數(shù)字化處理是雷達對抗系統(tǒng)發(fā)展的趨勢之一，常用的數(shù)字測頻方法包括過零點檢測法、相位差分法、快速傅里葉變換( FFT)法和現(xiàn)代譜估計法。其中FFT法工程可實現(xiàn)性強，實時性好，且適用于寬帶偵收，因此在工程中得到廣泛應(yīng)用。 本文以時寬較短( 0. 2～1μs)的正弦波脈沖信號為研究對象，分析了傳統(tǒng)FFT測頻法的不足之處，從工程應(yīng)用角度分析了提高測頻精度的改進方法，并提出了基于FPGA的全數(shù)字
- 關(guān)鍵字： 脈沖信號 FPGA
小梅哥和你一起深入學習FPGA之數(shù)碼鐘（上）
- 一、 實驗?zāi)康? 實現(xiàn)數(shù)碼時鐘的功能，要求能夠進行24時制時、分、秒的顯示，并能夠通過按鍵調(diào)整時間。 二、 實驗原理 通過對系統(tǒng)時鐘進行計數(shù)，獲得1S的標準信號，再以該信號為基礎(chǔ)，進行時、分、秒的計數(shù)，通過數(shù)碼管將該計數(shù)值顯示出來，即可實現(xiàn)數(shù)字鐘的功能。同時可以使用獨立按鍵對時、分、秒計數(shù)器的初始值進行設(shè)置，即可實現(xiàn)時間的設(shè)定。 三、 硬件設(shè)計 本實驗硬件電路簡單，用到了8個數(shù)碼管和4個獨立按鍵。硬件電路如下： 圖3-1 數(shù)字鐘電路
- 關(guān)鍵字： FPGA 數(shù)碼鐘
14篇EMI（電磁干擾）的實際應(yīng)用案例和技術(shù)文獻
- 電磁干擾(Electromagnetic Interference 簡稱EMI)，直譯是電磁干擾。這是合成詞，我們應(yīng)該分別考慮"電磁"和"干擾"。是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。 電源技巧：一個小小的疏忽就會毀掉EMI性能 來自離線開關(guān)電源開關(guān)節(jié)點的100fF電容會導(dǎo)致超出規(guī)范要求的EMI簽名。這種電容量只需寄生元件便可輕松實現(xiàn)，例如對漏極連
- 關(guān)鍵字： FPGA SMPS
fpga-spartan介紹
您好，目前還沒有人創(chuàng)建詞條fpga-spartan!
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
fpga-spartan電路
fpga-spartan相關(guān)帖子
fpga-spartan資料下載
fpga-spartan專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473