<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-spartan

          用低成本FPGA實現(xiàn)低延遲變化的CPRI

          • 無線TEM(電信設(shè)備制造商)正受到布署基站架構(gòu)的壓力,這就是用更小體積、更低功耗、更低制造成本來建立,部署和運營。達(dá)到此目的的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器,用它們來直接驅(qū)動各自的天線。這稱為射頻拉遠(yuǎn)技術(shù)(RRH)。通過基于SERDES的公共無線接口(CPRI)將基帶數(shù)據(jù)傳回到基站。本文主要闡述特定的低延遲變化的設(shè)計思想,在低成本FPGA上利用嵌入式SERDES收發(fā)器和CPRI IP(知識產(chǎn)權(quán))核實現(xiàn)。
          • 關(guān)鍵字: CPRI  遠(yuǎn)程基站  FPGA  

          基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計

          • 實時操作系統(tǒng)RTOS(Real Time Operating System)由于具有調(diào)度的實時性、響應(yīng)時間的可確定性、系統(tǒng)高度的可靠性等特點,被越來越多地應(yīng)用在嵌入式系統(tǒng)中,如:航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等眾多領(lǐng)域。
          • 關(guān)鍵字: μC/OS-II  FPGA  RTOS  

          現(xiàn)場可編程門陣列的供電

          • FPGA概述  現(xiàn)場可編程門陣列(FPGA)是一種可編程邏輯器件,由成千上萬個完全相同的可編程邏輯單元組成,周圍是輸入/輸出單元構(gòu)成的外設(shè)。制造完成后,F(xiàn)PGA可以在工作現(xiàn)場編程,以
          • 關(guān)鍵字: I/O模塊  VCCINT  FPGA  

          一種基于VC++程序的FPGA重配置方案設(shè)計

          • 引言隨著大規(guī)模集成電路的快速發(fā)展,系統(tǒng)設(shè)計已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率,使有限的資源可以實現(xiàn)更大規(guī)模的邏輯設(shè)計。利用現(xiàn)場可編程邏輯器件FPGA的多次可編程配置特點,通過重新下
          • 關(guān)鍵字: VC++  PCI總線  FPGA  

          使用基于FPGA的高速硬件在環(huán)仿真器進(jìn)行電機(jī)控制器測試

          • 電機(jī)在現(xiàn)代生活中扮演著重要角色。出于對安全、成本及效率的考慮,工程師——尤其是混合電動力汽車(HEV)工程師——往往希望在特定的真實環(huán)境下通過仿真電機(jī)模型對電機(jī)控制器進(jìn)行測試。
          • 關(guān)鍵字: 環(huán)仿真器  電機(jī)控制器  FPGA  

          基于FPGA的數(shù)字波束形成技術(shù)的工程實現(xiàn)

          • 數(shù)字波束形成技術(shù)充分利用陣列天線所獲取的空間信息,通過信號處理技術(shù)使波束獲得超分辨率和低副瓣的性能,實現(xiàn)了波束的掃描、目標(biāo)的跟蹤以及空間干擾信號的零陷,因而數(shù)字波束形成技術(shù)在雷達(dá)信號處理
          • 關(guān)鍵字: 數(shù)字波束形成技術(shù)  信號處理器  FPGA  

          一種基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計

          • 可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢,廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域,近年來在消費電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大
          • 關(guān)鍵字: LED  控制器  FPGA  

          賽靈思針對工業(yè)影像應(yīng)用降低高性能視頻處理成本與功耗

          • 可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))在德國紐倫堡召開的 2010 年全球嵌入式展覽會(Embedded World 2010)上推出賽靈思 Spartan?-6 FPGA 工業(yè)影像目標(biāo)設(shè)計平臺,為低成本、低功耗的工業(yè)影像系統(tǒng)加速高性能視頻處理應(yīng)用開發(fā)。工業(yè)設(shè)備 OEM 廠商現(xiàn)在就可快速構(gòu)建并評估具有高清影像分辨率、專用影像傳感器接口,以及智能視頻和高級影像處理算法的可再編程影像解決方案。
          • 關(guān)鍵字: 賽靈思  OEM  FPGA  

          基于FPGA和USB 2.0的高速CCD聲光信號采集系統(tǒng)

          • 系統(tǒng)采用現(xiàn)場FPGA作為硬件設(shè)計核心,使用Veritog語言。進(jìn)行硬件描述,使系統(tǒng)更靈活,可在線編程,便于擴(kuò)展和升級。這里的CCD驅(qū)動時序采用狀態(tài)機(jī)與分頻相結(jié)合的新方法,實際測試驅(qū)動波形穩(wěn)定且沒有毛刺,CCD輸出信號質(zhì)量高。USB應(yīng)用于Slave FIFO高速傳輸模式,滿足了高速CCD聲光信號采集的要求,具有實時性、高速、穩(wěn)定、可靠等特點。
          • 關(guān)鍵字: USB2.0  CCD  FPGA  聲光信號采集  

          理解FPGA中的壓穩(wěn)態(tài)

          • FPGA 設(shè)計人員可以通過增大tMET ,采用增加同步寄存器時序余量等設(shè)計方法來提高系統(tǒng)可靠性,增大亞穩(wěn)態(tài)MTBF。Altera 確定了其 FPGA 的MTBF 參數(shù),改進(jìn)器件技術(shù),從而增大了亞穩(wěn)態(tài)MTBF。使用Altera FPGA 的設(shè)計人員可以利用Quartus II 軟件功能來報告設(shè)計的亞穩(wěn)態(tài)MTBF,優(yōu)化設(shè)計布局以增大MTBF。
          • 關(guān)鍵字: 壓穩(wěn)態(tài)  MTBF  FPGA  

          ACTEL FPGA在便攜式系統(tǒng)中的應(yīng)用分析

          • 在上世紀(jì)最后的十年里,重復(fù)可編程邏輯器件大放異彩,在通信行也得到了廣泛的應(yīng)用,這一時期FPGA 競爭基本上集中在容量,性能, IO 標(biāo)準(zhǔn)方面。而在便攜應(yīng)用方面因為FPGA 的高昂的價格,驚人的功耗基本上很少應(yīng)用。
          • 關(guān)鍵字: Actel  便攜式系統(tǒng)  FPGA  

          用FPGA實現(xiàn)TETRA數(shù)字集群通信系統(tǒng)語音信道編碼中的交織器

          • 交織技術(shù)能很好地糾正信息傳輸過程中出現(xiàn)的突發(fā)性錯誤。在數(shù)字信息傳輸系統(tǒng)中得到了廣泛應(yīng)用。本文將在討論信息產(chǎn)業(yè)部重點支持發(fā)展的TETRA數(shù)字集群通信系統(tǒng)語音信道編碼結(jié)構(gòu)和流程的基礎(chǔ)上,重點研究交織技術(shù)在其語音信道編碼中的應(yīng)用及用FPGA實現(xiàn)該交織器的方法。
          • 關(guān)鍵字: TETRA  數(shù)字集群  FPGA  通信系統(tǒng)  語音信道編碼  交織器  

          FPGA重復(fù)配置和測試的實現(xiàn)

          • 從制造的角度來講,F(xiàn)PGA測試是指對FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測。完整的FPGA測試包括兩步,一是配置FPGA、然后是測試FPGA,配置FPGA是指將FPGA通過將配置數(shù)據(jù)下載編程使其內(nèi)部的待測資源連接成一定的結(jié)構(gòu),在盡可能少的配置次數(shù)下保證FPGA內(nèi)部資源的測試覆蓋率,配置數(shù)據(jù)稱為TC,配置FPGA的這部分時間在整個測試流程占很大比例;測試FPGA則是指對待測FPGA施加設(shè)計好的測試激勵并回收激勵,測試激勵稱為TS。
          • 關(guān)鍵字: 重復(fù)配置  測試  FPGA  

          H.264中二進(jìn)制化編碼器的FPGA實現(xiàn)

          • 在對H.264標(biāo)準(zhǔn)中二進(jìn)制化部分研究和分析的基礎(chǔ)上,提出其FPGA電路結(jié)構(gòu),采用并行結(jié)構(gòu)及流水線方式設(shè)計電路。該結(jié)構(gòu)經(jīng)Spartan3 FPGA實現(xiàn),其吞吐量為每周期1 bit,最大時鐘頻率為100 MHz,能夠滿足H.264中第3級及其以上檔次實時視頻編碼的要求。
          • 關(guān)鍵字: H.264  二進(jìn)制化  編碼器  FPGA  

          目標(biāo)設(shè)計平臺使基于FPGA的系統(tǒng)開發(fā)易如反掌

          • ISE設(shè)計套件11的全功能版本將作為Virtex-6 FPGA套件的一部分推出,器件支持僅限于Vitex-6 LX240T-FF1156。Spartan-6 FPGA 套件包括ISE設(shè)計套件11 WebPACK軟件。ISE設(shè)計套件作為獨立產(chǎn)品另外提供,可提供全面的器件支持,邏輯版本的起價為2995美元??蛻艨蓮馁愳`思網(wǎng)站免費下載 ISE設(shè)計套件11的全功能30天評估版本。
          • 關(guān)鍵字: 目標(biāo)設(shè)計平臺  Virtex-6  FPGA  系統(tǒng)開發(fā)  
          共6414條 60/428 |‹ « 58 59 60 61 62 63 64 65 66 67 » ›|

          fpga-spartan介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-spartan!
          歡迎您創(chuàng)建該詞條,闡述對fpga-spartan的理解,并與今后在此搜索fpga-spartan的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA-SPARTAN    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();