fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

賽靈思發(fā)布28納米FPGA平臺(tái) 推進(jìn)可編程技術(shù)

賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺(tái)。據(jù)悉，目前過(guò)高的ASIC設(shè)計(jì)和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對(duì)軟硬件可編程性的需求，與當(dāng)前經(jīng)濟(jì)不景氣且員工數(shù)量減少的狀況相互交織，令當(dāng)前的現(xiàn)實(shí)環(huán)境雪上加霜，迫使電子產(chǎn)品設(shè)計(jì)人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢(shì)的互相交織，視為可編程技術(shù)勢(shì)在必行的重要驅(qū)動(dòng)因素。同時(shí)，功耗管理及其對(duì)系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問(wèn)題。隨著競(jìng)爭(zhēng)日益激烈，盡力降低功耗
關(guān)鍵字： Xilinx FPGA

三星擴(kuò)大和賽靈思合作28納米制程

據(jù)韓聯(lián)社(Yonhap)報(bào)導(dǎo)，全球最大計(jì)算機(jī)存儲(chǔ)器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴(kuò)大代工合作協(xié)議，進(jìn)展至28奈米制程。在雙方合作協(xié)議中，三星將于2011年起，以基于28奈米的高介電層／金屬閘(High-K Metal Gate；HKMG)制程技術(shù)制造可編程邏輯芯片(FPGA)裝置。
關(guān)鍵字：三星電子 28納米 FPGA

基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

本文首先簡(jiǎn)單的介紹了總線的發(fā)展，從而引出一種新型的串行點(diǎn)對(duì)點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個(gè)RapidIO IP 上，從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
關(guān)鍵字： RapidIO 網(wǎng)絡(luò)互聯(lián) DSP 實(shí)現(xiàn) FPGA 基于 RapidIO

3G移動(dòng)通信中脈沖成形FIR濾波器的ASIC實(shí)現(xiàn)結(jié)構(gòu)

數(shù)字濾波器是語(yǔ)音與圖像處理和模式識(shí)別等應(yīng)用中的一種基本數(shù)字信號(hào)處理部件。本文提出了一種3G移動(dòng)通信脈沖成形FIR濾波器的定向系統(tǒng)芯片實(shí)現(xiàn)結(jié)構(gòu):基于分布式運(yùn)算(DA,即Distributed Arithmetic)結(jié)構(gòu)的查表法。使用了Alter公司的FPGA芯片-EP1K50QC208-3,階數(shù)和位數(shù)以及濾波器特性均可方便改變。
關(guān)鍵字： ASIC 實(shí)現(xiàn) 結(jié)構(gòu) 濾波器 FIR 移動(dòng)通信脈沖成形 3G 數(shù)字信號(hào)

賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

　　賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺(tái)開發(fā)，推進(jìn)可編程勢(shì)在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時(shí)，功耗如何在一定程度上影響到了最終的決策。。　　眾所周知，F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展，每一代新產(chǎn)品的推出，都提高了系統(tǒng)功能，加強(qiáng)了計(jì)算能力。不過(guò)，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展，設(shè)計(jì)和構(gòu)建 FPGA 的工程
關(guān)鍵字： Xilinx 28納米 FPGA

賽靈思宣布采用 28 納米工藝加速平臺(tái)開發(fā)

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx Inc.? ) 今天宣布，為推進(jìn)可編程勢(shì)在必行之必然趨勢(shì)，正對(duì)系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺(tái)。和前代產(chǎn)品相比，全新的平臺(tái)功耗降低一半，而性能提高兩倍。通過(guò)選擇一個(gè)高性能低功耗的工藝技術(shù)，一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu)，以及創(chuàng)新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值，為客戶提供具備 ASIC 級(jí)功能的 FPGA，以滿足其成本和功耗預(yù)算的需求。同時(shí)還能通過(guò)簡(jiǎn)單的設(shè)計(jì)移植和 IP 再利用，
關(guān)鍵字： Xilinx 28納米 FPGA

Altera Stratix IV FPGA繼續(xù)廣受全球媒體好評(píng)

　　Altera公司今天宣布，40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個(gè)獎(jiǎng)項(xiàng)。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢(shì)，以及在前沿工藝技術(shù)上的領(lǐng)先地位獲得《電子技術(shù)應(yīng)用》、中國(guó)電子報(bào)以及《VME和關(guān)鍵系統(tǒng)雜志》(VME and Critical Systems)的編輯的認(rèn)可。Stratix IV FPGA器件自2008年12月開始發(fā)售起，已有10家電子行業(yè)媒體授予它12項(xiàng)產(chǎn)品和技術(shù)獎(jiǎng)。最新的獎(jiǎng)項(xiàng)包括：《電子技術(shù)應(yīng)用》雜志授予Strati
關(guān)鍵字： Altera Stratix FPGA

三星與ARM深推動(dòng)未來(lái)移動(dòng)和消費(fèi)電子產(chǎn)品圖形處理能力

　　世界領(lǐng)先的先進(jìn)半導(dǎo)體解決方案供應(yīng)商三星電子與ARM公司近日在于巴塞羅那舉行的世界移動(dòng)通信大會(huì)上共同宣布：三星電子已經(jīng)采用ARM Mali圖形處理器架構(gòu)，用于未來(lái)具有圖形處理功能的片上系統(tǒng)(SoC)IC芯片以及其ASIC和代工業(yè)務(wù)。該協(xié)議標(biāo)志著雙方在圖形技術(shù)上的長(zhǎng)期戰(zhàn)略合作。　　三星電子擁有為眾多市場(chǎng)開發(fā)基于ARM技術(shù)的尖端、復(fù)雜的片上系統(tǒng)的豐富經(jīng)驗(yàn)，這些市場(chǎng)包括手機(jī)、家庭娛樂(lè)和導(dǎo)航應(yīng)用。Mali圖形技術(shù)滿足了從汽車電子到家庭娛樂(lè)等眾多領(lǐng)域中的產(chǎn)品對(duì)先進(jìn)的互動(dòng)圖形處理的需求。　　三星電子系統(tǒng)大規(guī)
關(guān)鍵字：三星電子 SoC ASIC ARM

如何有效地管理FPGA設(shè)計(jì)中的時(shí)序問(wèn)題

一、摘要從簡(jiǎn)單SRAM接口到高速同步接口，TimingDesigner軟件允許設(shè)計(jì)者在設(shè)計(jì)流程的初期就判斷出潛在的時(shí)序問(wèn)題，盡最大可能在第一時(shí)間解決時(shí)序問(wèn)題。在設(shè)計(jì)過(guò)程的早期檢測(cè)到時(shí)序問(wèn)題，不僅節(jié)省時(shí)間，而且可以更
關(guān)鍵字： FPGA 時(shí)序

DSP和FPGA在汽車電子中的廣泛應(yīng)用

1 　引言　　20世紀(jì)末，全球范圍內(nèi)興起的信息革命浪潮，為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇，信息技術(shù)的廣泛應(yīng)用是解決汽車帶來(lái)的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問(wèn)題的最佳途徑。同時(shí)，隨著
關(guān)鍵字： FPGA DSP 汽車電子

理解FPGA中的壓穩(wěn)態(tài)及計(jì)算壓穩(wěn)態(tài)的方法

本白皮書介紹FPGA中的壓穩(wěn)態(tài)，為什么會(huì)出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF，重...
關(guān)鍵字： FPGA 壓穩(wěn)態(tài) MTBF 寄存器

利用串行RapidIO實(shí)現(xiàn)FPGA協(xié)處理

為了支持“三重播放”應(yīng)用，人們對(duì)高速通信和超快速計(jì)算的需求日益增大，這向系統(tǒng)開發(fā)師、算法開發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn)，要求他們將各種標(biāo)準(zhǔn)、組件和聯(lián)網(wǎng)設(shè)備融合成一個(gè)整體
關(guān)鍵字： FPGA 處理實(shí)現(xiàn) RapidIO 串行利用 RapidIO

將MicroTCA導(dǎo)入無(wú)線基帶設(shè)計(jì)

MicroTCA正在成為嵌入信號(hào)處理應(yīng)用，尤其是高性能的多處理器系統(tǒng)中日益普及的標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)采用了可滿足“運(yùn)營(yíng)商級(jí)”電信設(shè)備需求的先進(jìn)中間卡（AdvancedMC），從而找到了進(jìn)入電信應(yīng)用的途徑，如無(wú)線基帶處理。
關(guān)鍵字： FPGA RapidIO 無(wú)線導(dǎo)入 MicroTCA

基于CAN核的四冗余通信板設(shè)計(jì)與modelsim仿真

關(guān)鍵字： CAN總線 PC/104 FPGA Modelsim

基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案

基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案,引言
快速傅里葉變換(FFT)作為計(jì)算和分析工具，在眾多學(xué)科領(lǐng)域(如信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號(hào)處理領(lǐng)域，如雷達(dá)信號(hào)處理，F(xiàn)FT的處理速度往往是整個(gè)系
關(guān)鍵字：算法設(shè)計(jì) 方案 FFT 定點(diǎn) FPGA 高速基于