fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

基于CPCI總線的通用FPGA信號(hào)處理板的設(shè)計(jì)

隨著雷達(dá)信號(hào)處理技術(shù)的不斷發(fā)展以及現(xiàn)代國(guó)防對(duì)雷達(dá)技術(shù)的需求，系統(tǒng)對(duì)雷達(dá)信號(hào)處理的要求也越來越高，需要實(shí)時(shí)處理更加龐大的數(shù)據(jù)。先進(jìn)的雷達(dá)信號(hào)處理設(shè)備不僅要求性能高、功能多樣化，而且要求信號(hào)處理設(shè)備
關(guān)鍵字： CPCI FPGA 總線信號(hào)處理板

Actel子公司為xTCA產(chǎn)品實(shí)現(xiàn)兼容性和互用性

　　愛特公司 (Actel Corporation) 獨(dú)資的子公司Pigeon Point Systems宣布，延續(xù)其xTCA?板級(jí)及模塊管理控制器產(chǎn)品的兼容性和互用性舉措。在2009 ATCA Summit會(huì)議上，Pigeon Point Systems使用Polaris Networks公司的ATCA測(cè)試器，現(xiàn)場(chǎng)對(duì)基于Actel Fusion? 混合信號(hào)FPGA和Renesas H8S微控制器的最新Pigeon Point管理解決方案xTCA SlotFest進(jìn)行形式測(cè)試(form
關(guān)鍵字： Actel FPGA 管理組件 xTCA

基于FPGA二次群分接器的實(shí)現(xiàn)

1．引言
為了提高傳輸速率，擴(kuò)大通信容量，減少信道數(shù)量，通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)用方式中，時(shí)分復(fù)用是一種常用的方式。時(shí)分復(fù)用是多路信號(hào)按照時(shí)間間隔共享一路信道進(jìn)行傳輸。復(fù)接是
關(guān)鍵字：實(shí)現(xiàn) FPGA 基于 FPGA

模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用

0 引言
目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展，如何借助數(shù)字化的軟硬件優(yōu)勢(shì)設(shè)計(jì)出易實(shí)現(xiàn)、靈活，并滿足不同性能指標(biāo)和目的的數(shù)字接收
關(guān)鍵字： FPGA 模塊化雷達(dá)接收機(jī) 中的應(yīng)用

使用NI LabVIEW FPGA 與智能 DAQ的自動(dòng)高電壓電擊

Author(s):
David Hakey - Medtronic, Inc.
Patrick J. Ryan - Medtronic, Inc.
Johnny Maynes - Medtronic, Inc. Industry:
Electronics, Biotechnology Products:
NI-VISA, LabVIEW, FPGA Module, PXI-7811R
關(guān)鍵字： LabVIEW FPGA DAQ 自動(dòng)

基于FPGA的軟件無線電平臺(tái)設(shè)計(jì)　

軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說，軟件無...
關(guān)鍵字： FPGA 軟件無線電平臺(tái)

基于FPGA的QPSK及OQPSK信號(hào)調(diào)制解調(diào)電路

0引言調(diào)制識(shí)別技術(shù)在軍事、民用領(lǐng)域都有十分廣泛的應(yīng)用價(jià)值，近年來一直受到人們的關(guān)注。隨著更多...
關(guān)鍵字： FPGA QPSK OQPSK 調(diào)制解調(diào)

以FPGA為橋梁的FIFO設(shè)計(jì)方案及其應(yīng)用

引言在利用DSP實(shí)現(xiàn)視頻實(shí)時(shí)跟蹤時(shí)，需要進(jìn)行大量高速的圖像采集。而DSP本身自帶的FIFO并不足以支持...
關(guān)鍵字： FPGA FIFO SDRAM DSP

基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)

引言分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對(duì)于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場(chǎng)合卻往往不能滿足要求。
關(guān)鍵字： CPLD FPGA 多功能分頻器

基于ASIC設(shè)計(jì)的手工綜合研究

針對(duì)IC前端設(shè)計(jì)中的關(guān)鍵技術(shù)，即將寄存器傳輸級(jí)(RTL)描述的手工綜合成門級(jí)網(wǎng)表，通過人工參與的方式，運(yùn)用數(shù)字電路設(shè)計(jì)知識(shí)將行為級(jí)代碼用一些最基本的邏輯門(比如與非門、非門、或非門等)按照時(shí)應(yīng)的綜合電路模型得出其相應(yīng)的門級(jí)電路。在ASIC設(shè)計(jì)過程中運(yùn)用這種方法，不僅優(yōu)化電路的結(jié)構(gòu)，且能保證邏輯功能的正確性，同時(shí)可降低傳輸過程中的延遲，提高芯片設(shè)計(jì)的可靠性。因此，研究ASCI設(shè)計(jì)中的手工綜合具有重要的實(shí)用價(jià)值。
關(guān)鍵字： ASIC

基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)

基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng),　引言　　隨著通信與廣播電視業(yè)務(wù)的發(fā)展，無線電頻譜迅速、大量的被占用，頻道擁擠和相互間干擾日趨嚴(yán)重，為了能有效地利用無線電頻譜，減少相互間的干擾，信號(hào)監(jiān)測(cè)業(yè)務(wù)隨之成為必要。調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)是用于實(shí)
關(guān)鍵字：信號(hào) 監(jiān)測(cè) 系統(tǒng) 廣播調(diào)幅 DSP FPGA 基于 DSP FPGA

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

　　Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識(shí)產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場(chǎng)日益增長(zhǎng)的帶寬和可靠性需求。該 IP 內(nèi)核專門針對(duì)擁有多個(gè)嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化，并得到了Quartus® II 軟件 v9.1 的支持。　　RapidIO 2.1 規(guī)范在許多應(yīng)用中均可實(shí)
關(guān)鍵字： Altera RapidIO FPGA Quartus

擴(kuò)大嵌入式領(lǐng)域勢(shì)力范圍 FPGA廠商積極備戰(zhàn)

　　隨著經(jīng)濟(jì)情勢(shì)與市場(chǎng)環(huán)境的改變,歷經(jīng)長(zhǎng)足發(fā)展的可編程邏輯組件(PLD)正憑借著成熟的技術(shù)將觸角深入量產(chǎn)型的消費(fèi)及嵌入式市場(chǎng),并以更加經(jīng)濟(jì)的開發(fā)成本持續(xù)搶占傳統(tǒng)ASIC/ASSP市場(chǎng). 　　"ASIC/ASSP的商業(yè)模式愈來愈難以為繼,"愛特(Actel)公司應(yīng)用工程師陳冠志指出.巨額的芯片制造成本是首先面臨的關(guān)卡."300mm晶圓廠的成本以驚人的速度增長(zhǎng),在45nm節(jié)點(diǎn)約需30億美元;而到了32nm節(jié)點(diǎn),估計(jì)會(huì)達(dá)到100億美元."另一方面,全球市場(chǎng)的動(dòng)蕩情況,也
關(guān)鍵字： Altera FPGA 40nm

Xilinx推出EasyPath-6 FPGA

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )日前宣布隆重推出EasyPath?-6 FPGA，該產(chǎn)品為高性能 FPGA 進(jìn)入量產(chǎn)器件提供了六周內(nèi)即可實(shí)現(xiàn)的總成本最低、風(fēng)險(xiǎn)最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時(shí)間最快。新款 EasyPath FPGA 無最低訂購量限制，讓客戶可根據(jù)最終市場(chǎng)需求下訂單，且成本較購買等量的 FPGA 低 35%。　　此外，雖然大多數(shù)成本降低的方案會(huì)讓設(shè)計(jì)選項(xiàng)受到限制，迫使客戶接受未經(jīng)優(yōu)化的部件或封裝，然而
關(guān)鍵字： Xilinx FPGA EasyPath

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法的研究

基于FPGA的神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法已成為實(shí)際實(shí)時(shí)應(yīng)用神經(jīng)網(wǎng)絡(luò)的一種途徑。本文就十多年來基于FPGA的ANN實(shí)現(xiàn)作一個(gè)系統(tǒng)的總結(jié)，例舉關(guān)鍵的技術(shù)問題，給出詳細(xì)的數(shù)據(jù)分析，引用相關(guān)的最新研究成果，對(duì)不同的實(shí)現(xiàn)方法和思想進(jìn)行討論分析，并說明存在的問題以及改善方法，強(qiáng)調(diào)神經(jīng)網(wǎng)絡(luò)FPGA實(shí)現(xiàn)的發(fā)展方向和潛力及提出自己的想法。另外，還指出基于FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)存在的瓶頸制約，最后對(duì)今后的研究趨勢(shì)作出估計(jì)。
關(guān)鍵字： FPGA 人工神經(jīng)網(wǎng)絡(luò) 實(shí)現(xiàn)方法