fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

基于數(shù)字移相的高精度脈寬測(cè)量系統(tǒng)及其FPGA實(shí)現(xiàn)

　　在測(cè)量與儀器儀表領(lǐng)域,經(jīng)常需要對(duì)數(shù)字信號(hào)的脈沖寬度進(jìn)行測(cè)量.這種測(cè)量通常采用脈沖計(jì)數(shù)法,即在待測(cè)信號(hào)的高電平或低電平用一高頻時(shí)鐘脈沖進(jìn)行計(jì)數(shù),然后根據(jù)脈沖的個(gè)數(shù)計(jì)算待測(cè)信號(hào)寬度,如圖1所示.待測(cè)信號(hào)相對(duì)于
關(guān)鍵字： FPGA 數(shù)字移相高精度測(cè)量系統(tǒng)

基于FPGA的視頻監(jiān)控/安全系統(tǒng)實(shí)現(xiàn)解決方案

視頻監(jiān)控和安全行業(yè)正在經(jīng)歷著一場(chǎng)巨大的變革，正在從傳統(tǒng)的模擬閉路電視攝像機(jī)向基于邏輯的數(shù)字?jǐn)z像機(jī)的方向...
關(guān)鍵字：視頻監(jiān)控安全系統(tǒng) FPGA

基于CYGNAL單片機(jī)和FPGA的舞臺(tái)吊桿控制器的設(shè)計(jì)

　在舞臺(tái)機(jī)械設(shè)備中，吊桿起著重要的傷腦筋。在大型的影劇院，一場(chǎng)演出往往需要調(diào)動(dòng)大量的舞臺(tái)背景，有時(shí)要控制多達(dá)64路的吊桿同時(shí)動(dòng)作。操作人員要在現(xiàn)場(chǎng)不斷變換舞臺(tái)背景，控制室人員要不斷地和現(xiàn)場(chǎng)人員進(jìn)行協(xié)調(diào)，
關(guān)鍵字： CYGNAL FPGA 單片機(jī) 控制器

基于FPGA的高階QAM調(diào)制器的實(shí)現(xiàn)

　　1 引言　　多電平正交幅度調(diào)制MQAM(Multilevel QuadratureAmplitude Modulation)是一種振幅和相位相結(jié)合的高階調(diào)制方式，具有較高的頻帶利用率和較好的功率利用率。因?yàn)閱为?dú)使甩振幅和相位攜帶信息時(shí)，不能最充
關(guān)鍵字： FPGA QAM 調(diào)制器

一種基于FPGA／DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

引言
目前，通信干擾的手段以信號(hào)大功率壓制為主，本質(zhì)上屬于物理層能量干擾，存在效費(fèi)比低，且容易暴露自身目標(biāo)等缺點(diǎn)，而且隨著新的功率控制和信號(hào)處理技術(shù)的應(yīng)用，通信大功率壓制干擾手段的應(yīng)用遇到了瓶頸。
關(guān)鍵字： FPGA DSP 干擾平臺(tái)設(shè)計(jì)

FPGA在激光測(cè)距機(jī)電路檢測(cè)系統(tǒng)中的應(yīng)用

引言
針對(duì)部隊(duì)各類激光測(cè)距機(jī)的維修保障，我所研制出了一套便攜式激光測(cè)距機(jī)電路檢測(cè)儀，能實(shí)現(xiàn)對(duì) 85手持式、 88式、88對(duì)海式等五類激光測(cè)距機(jī)電路系統(tǒng)的快速檢測(cè)和維修指導(dǎo)，極大地提高了維修效率。由于要完成對(duì)光
關(guān)鍵字： FPGA 激光測(cè)距機(jī) 電路檢測(cè) 系統(tǒng)

LAN芯片市場(chǎng)前景分析

　　2003年開始，全球經(jīng)濟(jì)逐漸由谷底緩慢回升，不僅歐美日三大經(jīng)濟(jì)體的經(jīng)濟(jì)成長率開始出現(xiàn)溫和的增長，代表企業(yè)及一般消費(fèi)民眾對(duì)市場(chǎng)信心看法的PMI指數(shù)和消費(fèi)者信心指數(shù)(CCI)表現(xiàn)自2004年開始亦逐步改善。不過，現(xiàn)階段全球市場(chǎng)改善的原因卻來自于企業(yè)生產(chǎn)成本的降低而非生產(chǎn)力的提升，在企業(yè)未來仍將以增加營運(yùn)效能、提升生產(chǎn)力和降低營運(yùn)成本的投資前提下，企業(yè)對(duì)于數(shù)據(jù)網(wǎng)絡(luò)設(shè)備的投資意向在現(xiàn)在亦有明顯的改善。這里我們針對(duì)GigabitEthernet產(chǎn)品升級(jí)浪潮、設(shè)備業(yè)商采用ASSP比重等角度，來進(jìn)行全球有線局域網(wǎng)絡(luò)
關(guān)鍵字： Nortel LAN ASIC

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì), 引言本課題來源于一個(gè)無紙記錄儀的項(xiàng)目。在該項(xiàng)目中要求無紙記錄儀中有一路通道將工業(yè)現(xiàn)場(chǎng)采集到的頻率信號(hào)測(cè)量并顯示出來。傳統(tǒng)的測(cè)頻系統(tǒng)大多采用單片機(jī)加邏輯器件構(gòu)成，而這類測(cè)頻系統(tǒng)存在測(cè)頻
關(guān)鍵字：高精度設(shè)計(jì) FPGA 微處理器嵌入式基于

基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

引言
高速運(yùn)動(dòng)物體的物理狀態(tài)檢測(cè)分析一直以來都是一項(xiàng)重要的研究內(nèi)容，特別是對(duì)于高速運(yùn)動(dòng)物體瞬時(shí)運(yùn)動(dòng)速度的檢測(cè)。這是瞬態(tài)過程及效應(yīng)物理研究中的一個(gè)有待發(fā)展的領(lǐng)域，可能會(huì)導(dǎo)致極端條件下的新物理效應(yīng)，
關(guān)鍵字： FPGA 運(yùn)動(dòng)目標(biāo) 測(cè)速系統(tǒng)設(shè)計(jì)

基于FPGA的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)

引言
射頻識(shí)別(Radio Frequency Identification，RFID)技術(shù)是一種新興的非接觸式自動(dòng)識(shí)別技術(shù)，在工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理、防偽及軍事等眾多領(lǐng)域都有廣泛的應(yīng)用前景。它利用無線射頻方式進(jìn)行
關(guān)鍵字： FPGA RFID 板級(jí) 標(biāo)簽

一種數(shù)字射頻存儲(chǔ)器的設(shè)計(jì)

引言
現(xiàn)代電子戰(zhàn)孕育了DRFM的誕生，數(shù)字射頻存儲(chǔ)器是一種對(duì)射頻信號(hào)采樣、存儲(chǔ)、運(yùn)算然后轉(zhuǎn)發(fā)的電子部件。DRFM對(duì)樣本信息保存下來后，根據(jù)需要加入調(diào)制信息；再通過高速DAC轉(zhuǎn)發(fā)出去，實(shí)現(xiàn)對(duì)目標(biāo)的有效干擾。隨
關(guān)鍵字：設(shè)計(jì) 存儲(chǔ)器射頻數(shù)字 DRFM FPGA

基于DDS技術(shù)的動(dòng)態(tài)偏振控制器驅(qū)動(dòng)電路研究

引言
偏振控制器是一種重要的光器件，在光纖通信和傳感領(lǐng)域都有著廣泛的應(yīng)用。在光纖通信系統(tǒng)中，準(zhǔn)確地控制光纖中的偏振態(tài)，關(guān)系著系統(tǒng)的穩(wěn)定性和數(shù)據(jù)傳輸?shù)恼`碼率。然而在消偏型光纖陀螺中，準(zhǔn)確測(cè)量光的偏振
關(guān)鍵字：驅(qū)動(dòng) 電路研究控制器動(dòng)態(tài) DDS 技術(shù) 基于 FPGA

在FPGA中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊

在串行數(shù)據(jù)傳輸中，數(shù)據(jù)接收端需要一些特定的信息來恢復(fù)出正確的字邊界，以確定串行碼流中哪些比特屬于原始并行數(shù)據(jù)里的同一時(shí)鐘節(jié)拍里的數(shù)據(jù)，這一處理過程稱為字對(duì)齊(Word Aligner)。一些標(biāo)準(zhǔn)的協(xié)議會(huì)定義特殊的碼
關(guān)鍵字： FPGA LVDS

FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì)

引言
FPGA動(dòng)態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進(jìn)行重新配置，配置過程中其余部分的工作不受影響。動(dòng)態(tài)局部可重構(gòu)縮短了重構(gòu)的時(shí)間，減少了系統(tǒng)重構(gòu)的開銷，提高了系統(tǒng)的運(yùn)行效率。局部動(dòng)態(tài)
關(guān)鍵字： FPGA TBUF 動(dòng)態(tài) 可重構(gòu)

通過在FPGA設(shè)計(jì)流程引入功率分析改善PCB的可靠性

過去，F(xiàn)PGA設(shè)計(jì)人員考慮的是時(shí)序和面積使用率。但是，隨著FPGA正越來越多地取代ASSP和ASIC，設(shè)計(jì)人員期望開發(fā)功率較低的設(shè)計(jì)并提供更加精確的功率估計(jì)。最新FPGA分析軟件能提供一種精確和靈活的手段來模擬各種工作環(huán)
關(guān)鍵字： FPGA PCB 設(shè)計(jì)流程分析